用于射频集成无源器件的具有降低的射频损耗的高电阻硅衬底制造技术

本申请涉及一种用于射频集成无源器件的具有降低的射频损耗的高电阻率硅衬底(100)。该衬底包括包含有高电阻率体硅的体区(110)和包括在体区之上的破裂硅的保留的亚表面晶格损伤区(120b)。晶格损伤区被处理到衬底中并且保留的晶格损伤区被配置为通过抑制寄生表面传导来实现衬底的RF损耗降低。

【技术实现步骤摘要】
【国外来华专利技术】
本申请总体涉及一种用于射频集成无源器件(RF-IPD)的具有降低的射频(RF)损耗的高电阻率硅(HRS)衬底。
技术介绍
高电阻率硅衬底的可用性已经提供了开发和销售特别是集成无源器件(IPD)的RF组件的重要新机会。由于与已建立的集成电路(IC)制造技术、可用性、以及成本兼容，HRS已经成为几乎理想的用于RF-IPD的衬底。然而，表面效应继续导致问题，部分地掩盖了使用先进HRS衬底能够获得的潜在低RF损耗水平。即，被限制在硅-电介质界面处或电介质层自身内的电荷能够创造累积或反向层，其使得生成寄生表面传导通道。这些寄生通道在RF场中生成杂散电流。这些杂散电流接着增加了传输线衰减，降低了电感器中的可获得的Q-因子，以及降低了这一衬底上制造的滤波器的选择性。已经设计方法以克服由这些表面效应导致的性能约束。最常用的方法是使用诸如为氩、硅、中子或质子的惰性种类的相对重的植入(M.Spirito、F.Maria de Paola、L.Nanver、E.Valletta、B.Rong、B.Rejaei、L.C.N.de Vreede、J.J.N.Burghartz的“Surface-Passivated High-Resistivity Silicon as True Microwave Substrate”，IEEE Transaction on Microwave Theory and Techniques，第53卷，第7期，2005年7月；Chan,K.T.、Chin,A.、Chen,Y.B.、Lin,Y.-D等人的“Integrated antennas on Si,proton-implanted Si and Si-on-quartz”IEDM'01Technical Digest,IEEE International,2001)以及HRS衬底的顶部上的非晶化多晶硅层的沉积(B.Rong、J.N.Burghartz、L.K.Nanver、
B.Rejaei、以及M.van der Zwan的“Surface-Passivated High-Resistivity Silicon Substrates for RFICs”，IEEE Electron device letters，第25卷，第4期，2004年4月)。非晶化/多晶硅沉积同样已经应用于处理SOI制造中使用的晶片(D.Lederer和J.-P.Raskin，“RF performance of a commercial SOI technology transferred onto a passivated HR silicon substrate”，IEEE Transaction on Electron Devices，2008年7月)。所有这些方法中的抑制效果基于对在HRS衬底的顶部上的植入或多晶硅层内的电荷载体的增强俘获。然而，所有这些方法导致了附加的成本影响，并且他们导致了在基于HRS的器件过程中的限制。这些问题已经限制了这些方法的可行性。
技术实现思路
本专利技术的一个目的是解决上述缺点以及提供一种用于构建在衬底上的射频集成无源器件的具有降低的射频信号损耗并因而具有更高的性能的高电阻率硅衬底。本专利技术的一个目的通过提供根据权利要求1所述的高电阻率硅衬底、根据权利要求9所述的方法、以及根据权利要求10所述的射频集成无源器件来满足。用于射频集成无源器件的具有降低的射频损耗的高电阻率硅衬底的一个实施例包括包含有高电阻率体硅的体区。衬底进一步包括保留的亚表面晶格损伤区，其被处理到衬底的前侧中，形成前表面并且包括在体区之上的破裂硅。晶格损伤区被处理到衬底中并且保留的晶格损伤区被配置为通过抑制寄生表面传导来实现衬底的RF损耗降低。术语“表面钝化”指例如为对硅晶片的表面所做的以用于在抑制在RF激励下的寄生表面传导使能的杂散电流生成的处理。术语“高电阻率硅”指具有例如典型地在100Ohm-cm或更大值以上的异常高电阻率的半导体级硅晶体。标准的硅电阻率在从1以下
上至10-20Ohm-cm的范围上。术语“射频集成无源器件”指已经集成在例如为高电阻率硅的合适的平台上的无源组件，例如导体、电感器、陷波滤波器、体声波(BAW)滤波器、薄膜体声波共振器(FBAR)、以及其他类型的滤波器。用于制造用于射频集成无源器件的具有降低的射频损耗的高电阻率硅衬底的方法的一个实施例包括生长高电阻率硅，以及处理生长硅以用于从生长的硅划切硅晶片以及用于减薄划切的硅晶片。该处理实现包括到经处理的硅晶片中的破裂硅的晶格损伤区。该方法进一步包括抛光经处理的硅晶片以获得衬底，该衬底包括包含有高电阻率体硅的体区，以及通过抛光来保留在体区之上的晶格损伤区的至少一部分，晶格损伤区的至少一部分被配置为通过抑制寄生表面传导来实现衬底的RF损耗降低。射频集成无源器件的一个实施例包括具有降低的射频损耗的高电阻率硅衬底。该衬底包括包含有高电阻率体硅的体区和保留的亚表面晶格损伤区，该保留的亚表面晶格损伤区被处理到衬底的前侧中，形成前表面并且包括在体区之上的破裂硅。晶格损伤区被处理到衬底中并且保留的晶格损伤区被配置为通过抑制寄生表面条件来实现衬底的RF损耗降低减少。在从属权利要求中定义了本专利技术的进一步的实施例。动词“包括”在本文献中用作开放式限定，其既不排除也不要求还存在未列举的特征。动词“包含”和“具有”被定义为包括。如这里所使用的，术语“一个”、“一种”以及“至少一个”限定为一个或多于一个，以及术语“多个”限定为两个或多于两个。如这里所使用的，术语“另一”定义为至少第二或更多。术语“或”总体上采用包括“和/或”的其含义，除非内容清晰地指示的其他情况。对于上述定义的动词和术语，应该应用这些定义，除非在权利要求中或者在本描述/说明书中给出不同的定义。最后，除非明确记载，从属权利要求中引用的特征可彼此自由组合。附图说明将参照附图来描述本专利技术的示例性实施例，其中图0图示了亚表面损伤模型；图1a-1b图示了在抛光工艺之前以及之后的前侧损伤的HRS晶片；图1c图示了使用可选的多晶硅层完成的前侧损伤的HRS晶片；图2图示了用于制造HRS晶片的方法的示例性流程图；图3图示了用于制造绝缘体上的硅(SOI)晶片的方法的示例性流程图；以及图4a-4c图示了前侧损伤晶片、惰性种类植入晶片、以及具有多晶硅层的前侧损伤晶片的电荷载流子扩散长度映射图像。具体实施方式图0图示了亚表面(sub-surface)损伤模型(H.-F.Hadamovsky，Werkstoffe del Halbleitertechnik；Leipzig:Deutcher verlag für Grundstofftechnik，1990)。用于制造HRS衬底(晶片)100的方法200被用于生成图0中所图示的破裂区的足够深度和程度，使得随着晶片表面的顶表面通过非损伤化学机械平坦化(CMP)抛光技术来完成。最上层被去除并且电荷载流子捕获以及寄生传导抑制将发生在破裂区中，该破裂区留在最终的晶片100中。之前所使用的通用方法-高剂量植入-通常限于每个扰乱/破裂晶体损伤水平，从而避免后续处理中的非晶化剂量和相关的问题。图1a-1b本文档来自技高网...

【技术保护点】
一种用于射频集成无源器件的具有降低的射频损耗的高电阻率硅衬底(100)，所述衬底包括：体区(110)，包括高电阻率体硅；其特征在于所述衬底进一步包括：保留的亚表面晶格损伤区(120b)，其被处理到所述衬底的前侧(122)中，形成前表面并且包括在所述体区之上的破裂硅，所述晶格损伤区被处理到所述衬底中并且所述保留的晶格损伤区被配置为通过抑制寄生表面传导来实现所述衬底的射频损耗降低。

【技术特征摘要】
【国外来华专利技术】2013.11.26 FI 201361801.一种用于射频集成无源器件的具有降低的射频损耗的高电阻率硅衬底(100)，所述衬底包括：体区(110)，包括高电阻率体硅；其特征在于所述衬底进一步包括：保留的亚表面晶格损伤区(120b)，其被处理到所述衬底的前侧(122)中，形成前表面并且包括在所述体区之上的破裂硅，所述晶格损伤区被处理到所述衬底中并且所述保留的晶格损伤区被配置为通过抑制寄生表面传导来实现所述衬底的射频损耗降低。2.根据权利要求1所述的衬底，其中所述前侧通过化学机械平坦化抛光来抛光。3.根据前述权利要求中任一项所述的衬底，其中所述前侧在结构上为单晶硅。4.根据前述权利要求中任一项所述的衬底，其中所述保留的晶格损伤区通过划切(210)、研磨(220)、打磨(240)、刷损(250)、激光操控、或湿喷射(250)来机械地处理。5.根据前述权利要求中任一项所述的衬底，其中所述打磨为旋转固定磨料打磨和/或所述打磨通过包括粗打磨和精打磨的双步骤打磨来执行。6.根据前述权利要求中任一项所述的衬底，所述衬底包括在所述保留的晶格损伤区的顶部上的多晶硅层(130)。7.根据权利要求6所述的衬底，其中所述多晶硅层的厚度为0.2-8.0μm。8.根据权利要求6...

【专利技术属性】
技术研发人员：A·阿帕里纳，
申请(专利权)人：奥克美蒂克公共有限公司，
类型：发明
国别省市：芬兰;FI