【技术实现步骤摘要】
本申请涉及半导体结构,更具体地,涉及包括在共用衬底上的电子和光子部件的半导体结构及其制造方法。
技术介绍
已经积极地追求使用标准半导体过程在单一集成芯片上集成电子(例如,晶体管、电容器、电阻器)和光子(例如,调制器、激光器、光检测器、波导)部件,以便提供快速的光通信链路。互补金属氧化物半导体(CMOS)晶体管通常被使用在电子/光子集成电路中以驱动光子部件。CMOS晶体管也被广泛使用在接收器电路中。众所周知的是,双极结型晶体管(BJT)比CMOS晶体管具有更好的模拟和射频(RF)特性。因此,针对高频应用在RF集成电路中采用BJT是更为理想的。BJT还可以与CMOS晶体管组合在双极互补金属氧化物半导体(BiCMOS)集成电路中,以在构建电子/光子集成电路中利用两种晶体管类型的正面特性的优点。然而,常规的BJT制作过程并不与普遍的CMOS技术兼容,并且因此导致高得多的成本。此外,常规的BJT设计比CMOS晶体管需要更大的布局面积,这进一步增加到制造成本中。因此,仍然需要用于在共同衬底上集成CMOS技术兼容的BJT与各种光子部件的方法。
技术实现思路
本申请提供了一种采用与CMOS制造流程兼容的过程在共同的衬底上集成光子器件和双极BJT的方法,这可以是先栅极的流程或者是后栅极的流程。代替具有竖直堆叠的发射极-基极-集电极层的更为常规的BJT设计的是,使用了具有与CMOS晶体管中的源极-沟槽
-漏极配置相似地横向布置的发射极-基极-集电极的横向BJT设计。光刻的近来发展已经允许高性能的对称薄基极横向BJT。光子器件包括被边缘耦合到电介质波导的激光二极管 ...
【技术保护点】
一种半导体结构,包括:位于绝缘体上半导体(SOI)衬底的一部分上的至少一个电子器件,其中所述至少一个电子器件包括至少一个双极结型晶体管(BJT);以及嵌入在所述SOI衬底的另一部分内的光子器件,其中所述光子器件包括:电介质波导,包括下电介质包覆部分、存在于所述下电介质包覆部分上的核心部分、以及存在于所述核心部分上的上电介质包覆部分;以及被边缘耦合到所述电介质波导的光电器件,所述光电器件包括与所述电介质波导的所述核心部分横向对准的有源层。
【技术特征摘要】
2015.03.19 US 14/662,5901.一种半导体结构,包括:位于绝缘体上半导体(SOI)衬底的一部分上的至少一个电子器件,其中所述至少一个电子器件包括至少一个双极结型晶体管(BJT);以及嵌入在所述SOI衬底的另一部分内的光子器件,其中所述光子器件包括:电介质波导,包括下电介质包覆部分、存在于所述下电介质包覆部分上的核心部分、以及存在于所述核心部分上的上电介质包覆部分;以及被边缘耦合到所述电介质波导的光电器件,所述光电器件包括与所述电介质波导的所述核心部分横向对准的有源层。2.根据权利要求1所述的半导体结构,其中所述光电器件是激光二极管,其中所述有源层被层夹在下半导体包覆层与上半导体包覆层之间。3.根据权利要求1所述的半导体结构,其中所述至少一个BJT包括横向地接触发射极和集电极的本征基极以及存在于所述本征基极上的非本征基极,其中所述本征基极、所述发射极和所述集电极位于所述SOI衬底的顶部半导体层中并且竖直地接触所述SOI衬底的隐埋绝缘体层。4.根据权利要求3所述的半导体结构,其中所述至少一个BJT是NPN BJT,其中所述NPN BJT的所述本征基极是p型半导体区域,所述NPN BJT的所述发射极和集电极是由所述本征基极间隔开的重掺杂n型半导体区域,并且所述NPN BJT的所述非本征基极是重掺杂p型半导体区域。5.根据权利要求3所述的半导体结构,其中所述至少一个BJT是PNP BJT,其中所述PNP BJT的所述本征基极是n型半导体区域,所述PNP BJT的所述发射极和集电极是由所述本征基极间隔开的重
\t掺杂p型半导体区域,并且所述PNP BJT的所述非本征基极是重掺杂n型半导体区域。6.根据权利要求3所述的半导体结构,其中所述至少一个BJT包括互补BJT,其中所述互补BJT包括位于所述顶部半导体层的第一区域中的PNP BJT、以及位于所述顶部半导体层的第二区域中的NPN BJT。7.根据权利要求6所述的半导体结构,其中所述至少一个电子器件进一步包括互补金属氧化物半导体(CMOS)晶体管,其中所述CMOS晶体管包括:位于所述顶部半导体层的第三区域中、并且包括由第一源极/漏极区域横向地接触的第一沟道部分和存在于所述第一沟道部分上的第一栅极结构的p型金属氧化物半导体(PMOS)晶体管,以及位于所述顶部半导体层的第四区域中、并且包括由第二源极/漏极区域横向地接触的第二沟道部分和存在于所述第二沟道部分上的第二栅极结构的n型金属氧化物半导体(NMOS)晶体管。8.根据权利要求2所述的半导体结构,其中所述下半导体包覆层存在于复合半导体缓冲层上,所述复合半导体缓冲层存在于与所述SOI衬底的处理衬底的子表面接触的复合半导体种子层上。9.根据权利要求1所述的半导体结构,其中所述下电介质包覆层部分竖直地接触所述SOI衬底的所述处理衬底的所述子表面。10.根据权利要求1所述的半导体结构,其中所述SOI衬底进一步包括存在于所述SOI衬底的隐埋绝缘体层与处理衬底之间的下含锗层。11.根据权利要求10所述的半导体结构,其中所述隐埋绝缘体层是存在于所述下含锗层上的第一电介质层、存在于所述第一电介质层上的第二电介质层、以及存在于所述第二电介质层上的第三电介质层的堆叠。12.一种形成半导体结构的方法,包括:在绝缘体上半导体(SOI)衬底内形成第一沟槽,所述第一沟槽延伸通过所述SOI衬底的顶部半导体层以及所述SOI衬底的隐埋绝
\t缘体层并且延伸到所述SOI衬底的处理衬底中;在所述第一沟槽中形成电介质波导材料堆叠;在所述顶部半导体层中形成至少一个电子器件,其中所述至少一个电子器件包括至少一个双极结型晶体管(BJT);形成延伸通过所述电介质波导材料堆叠的一部分的第二沟槽,所述第二沟槽重新暴露所述第一沟槽的底部表面的一部分;在所述第一沟槽的所述底部表面的暴露的所述一部分上外延地沉积复合半导体种子层;在所述复合半导体种子层上外延地沉积复合半导体缓冲层;以及在所述第二沟槽内、在所述复合半导体缓冲层上形成光电器件。13.根据权利要求12所述的方法,其中在所述顶部半导体层中形成所述至少一个电子器件包括在所述顶部半导体层的第一器件区域中形成PNP BJT并且在所述顶部半导体层的第二器件区域中形成NPN BJT。14.根据权利要求13所述的方法,其中在所述顶部半导体层中形成所述至少一个电子器件包括:在所述顶部半导体层中形成由浅沟槽隔离(STI)结构横向地围绕的所述第一器件区域和所述第二器件区域;向所述顶部半导体层的所述第一器件区域注入n型掺杂剂以提供n型半导体区域;向所述顶部半导体层的所述第二器件区域注入p型掺杂剂以提供p型半导体区域;在所述顶部半导体层的所述第一器件区域和所述第二器件区域之上形成半导体层;对所述半导体层进行图案化以在所述...
【专利技术属性】
技术研发人员:蔡劲,E·里欧班端,李宁,宁德雄,JO·普卢查特,D·K·萨达纳,
申请(专利权)人:国际商业机器公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。