半导体结构及其制作方法技术

本发明专利技术公开一种半导体结构及其制作方法，该半导体结构包含一基底，多个第一源/漏极位于该基底上，以及至少一第一纳米线结构位于该第一源/漏极上，此外，各该第一纳米线结构与各该第一源/漏极位于不同平面上。

【技术实现步骤摘要】

本专利技术涉及半导体领域，尤其是涉及一种具有纳米线的半导体结构。
技术介绍
具有环绕纳米线结构通道的一栅极导体的纳米线结构场效晶体管(FET)(也称为栅极全环绕(gate-all-around)的纳米线结构FET)的制造包括纳米线结构的悬浮。纳米线结构的悬浮允许栅极导体覆盖纳米线结构的所有表面。栅极全环绕的纳米线结构FET的制造通常包括以下步骤：(1)通过图案化绝缘体上覆硅(silicon-on-insulator；SOI)层来界定源极区与漏极区之间的纳米线结构。(2)通过各向同性蚀刻，以底切其上静置有纳米线结构的绝缘体，来悬浮纳米线结构，此蚀刻步骤也底切在源极区及漏极区边缘的绝缘体。(3)共形地包覆、沉积栅极介电层与栅极导体，栅极介电层与栅极导体环绕悬浮的纳米线结构，并且填充于源极区及漏极区的边缘底切处。(4)界定栅极线，其包括蚀刻栅极线，及移除栅极线外部所有区域栅极导体材料，包括移除沉积于源极区及漏极区边缘的栅极材料。
技术实现思路
本专利技术提供一具有纳米线的半导体结构，包含一硅基底，多个源/漏极位于该硅基底上，以及多个第一纳米线结构位于该源/漏极上，此外，各该第一纳米线结构与各该源/漏极位于不同平面上。本专利技术另提供一半导体结构的制作方法，包含有以下步骤提供一硅基底，形成多个源/漏极于该硅基底上，之后，形成一第一材料层于该源/漏极上，然后图案化该第一材料层，以形成多个第一纳米通道结构，以及进行一退火步骤，将各该第一纳米通道结构转换成一第一纳米线结构。本专利技术提供一种具有纳米线的半导体结构及其制作方法，特征在于以硅基底取代常用的绝缘层覆硅基底作为基底的材料，然后先在硅基底上制作源
/漏极，才形成纳米线结构。本专利技术的结构不影响后续形成纳米线场效晶体管的效能。本专利技术的优点在于硅基底的价格较绝缘层覆硅基底低，因此可以节省成本。附图说明图1为制作本专利技术半导体结构的第一优选实施例的剖视图；图2为制作本专利技术半导体结构的第一优选实施例的剖视图；图3为制作本专利技术半导体结构的第一优选实施例的剖视图；图3A为图3的上视图；图3B制作本专利技术半导体结构的另一实施态样的剖视图；图4为制作本专利技术半导体结构的第一优选实施例的剖视图；图4A为图3A中的剖面线B-B’，形成纳米线结构后的剖视图；图4B为本专利技术半导体结构形成栅极结构之后的上视图；图5为制作本专利技术半导体结构的第二优选实施例的剖视图；图5A为图5的上视图；图6为制作本专利技术半导体结构的第二优选实施例的剖视图。主要元件符号说明10 基底12 源/漏极12’ 源/漏极14 介电层16 第一材料层17 第一纳米通道结构18 介电层20 第一纳米线结构22 氧化层24 栅极结构26 第二材料层27 第二纳米通道结构30 第二纳米线结构32 氧化层E1 退火步骤A-A’ 剖面线B-B’ 剖面线C-C’ 剖面线具体实施方式图1～图4为制作本专利技术半导体结构的第一优选实施例的剖视图。如图1所示，提供一基底10，例如一硅基底、外延硅基底、碳化硅或锗化硅基底、或硅覆绝缘(silicon-on-insulator,SOI)基底，优选为硅基底，但也可选择性采用绝缘层覆硅基底(silicon-on-insulation,SOI)，基底10具有一第一导电型态，或基底10中具有一第一导电型态阱。本实施例中第一导电型态为p型，但不限于此。接着在基底上形成多个源/漏极12，在源/漏极12旁有介电层14。介电层14可为二氧化硅、氮化硅或氮氧化硅(SiON)等。其中源/漏极12例如通过一离子注入步骤所形成于基底10上，但不限于此。源/漏极12可利用选择性外延制作工艺等方式形成，优选为硅、锗、锗化锡、碳化硅或锗化硅。而源/漏极12则具有一第二导电型态，其中第二导电型态与第一导电型态互补，因此本实施例中第二导电型态为n型。另外，在源/漏极12完成后，还可以额外进行一离子掺杂步骤，例如一抗接面击穿注入(Anti Punch through Implantation,API)，以掺杂第一导电型态的离子至源/漏极12与基底10之间的接面，例如掺杂p型离子，以确保源/漏极12与基底10的电性隔离作用，避免后续源/漏极12的信号会通过基底10传送而影响晶体管的效能。接着请参考图2，在介电层14以及源/漏极12上形成一半导体(通道)材料层，例如形成一第一材料层16，上述第一材料层16例如由一化学气相沉积(Chemical Vapor Deposition,CVD)法所形成，但不限于此，也可利用溅镀方式形成。另外，第一材料层优选为硅、锗、锗化锡、碳化硅或锗化硅。本实施例中，第一材料层16可为一非晶材料层或是一多晶材料层。然后，如图3所示，进行一图案化步骤，例如为一蚀刻步骤，移除部分的第一材料层16，留下的第一材料层16定义为至少一条第一纳米通道结构17。图3A为图3的上视图，图3沿着图3A的剖面线A-A’所得的剖视图。从上视图来看，本实施例是同时形成多个第一纳米通道结构17，各第一纳米通道结构17与源/漏极12沿着不同方向排列，且相互直接接触，优选地，第一纳米通道结
构17与源/漏极12分别沿着两相互垂直方向排列。另外值得注意的是，此处的各第一纳米通道结构17将在之后的热处理步骤中，被转换为一长条状的纳米线结构，而后续形成的栅极结构则将横跨上述纳米线结构以形成纳米线场效晶体管。此外，在本专利技术的另外一实施例中，如图3B所示，上述各第一纳米通道结构17完成后，可选择性再覆盖一介电层18于各该第一纳米通道结构17上，并且进行一平坦化步骤，例如为一化学机械研么(Chemical-Mechanical Polishing,CMP)，以得到一平坦的表面，上述的介电层18例如为氮化硅或氧化硅，具有保护底下元件(例如后续形成的纳米线结构)的作用，也属于本专利技术的涵盖范围内。为简化说明，以下仍以图3的结构(不形成介电层18的结构)继续说明。如图4所示，进行一退火步骤E1，将各第一纳米通道结构17转换为一第一纳米线结构20。更详细说明，退火步骤可能包含有一晶格化步骤以及一致密化步骤，其中晶格化步骤主要包含一加热制作工艺，帮助上述非晶材料或是多晶材料的第一材料层转化为一单晶材料。加热制作工艺温度例如为200～800℃。致密化步骤则可选择性包含有一氧化步骤，换句话说，将在第一纳米线结构20的外表面形成一氧化层22。以第一材料层为锗化硅为例，第一纳米线结构20的核心部分含锗量较外围的氧化层22高。此外，经过退火步骤E1之后，锗原子会向第一纳米线结构20的中心聚集，而在剖视图图4A上，优选呈现圆形的剖面(如图4A，图4A为图3A中的剖面线B-B’，形成纳米线结构后的剖视图)。另外，若上述退火步骤未伴随氧气(例如使用氢气)，则第一纳米线结构20的外围就不会形成氧化层22。后续，可整合其他制作工艺以将第一纳米线结构20制作成纳米线场效晶体管。例如先移除第一纳米线结构20周围的氧化层22，之后如图4B所示，图4B绘示本专利技术半导体结构形成栅极结构之后的上视图，栅极结构24形成并跨越各第一纳米线结构20，并且位于两源/漏极12之间。优选而言，栅极本文档来自技高网...

【技术保护点】
一具有纳米线的半导体结构，包含:基底；多个第一源/漏极位于该基底上；以及至少一第一纳米线结构位于该第一源/漏极上，此外，各该第一纳米线结构与各该第一源/漏极位于不同平面上。

【技术特征摘要】
1.一具有纳米线的半导体结构，包含:基底；多个第一源/漏极位于该基底上；以及至少一第一纳米线结构位于该第一源/漏极上，此外，各该第一纳米线结构与各该第一源/漏极位于不同平面上。2.如权利要求1的半导体结构，其中该第一源/漏极与该基底直接接触。3.如权利要求1的半导体结构，其中还包含至少一第二纳米线结构以及多个第二源/漏极，且该第二纳米线结构位于该第二源/漏极上。4.如权利要求3的半导体结构，其中该第一纳米线结构与该第二纳米线结构具有不同直径大小。5.如权利要求1的半导体结构，其中该第一纳米线结构的材料包含硅、锗、锗化锡、碳化硅或锗化硅。6.如权利要求3的半导体结构，其中该第二纳米线结构的材料包含硅、锗、锗化锡、碳化硅或锗化硅。7.一半导体结构的制作方法，包含有以下步骤:提供一基底；形成多个第一源/漏极于该基底上；形成一第一材料层于该第一源/漏极上；图案化该第一材料层，以形...

【专利技术属性】
技术研发人员：陈信宇，李皞明，林胜豪，江怀慈，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71