在所描述实例中，一种电力供应系统(200)具有QFN引线框架，所述QFN引线框架具有引线及垫(201)。面向电路板的垫表面具有凹入的部分，所述凹入部分具有深度(270)及适于并排附接同步FET(210)半导体芯片及控制FET(220)半导体芯片的轮廓。所述控制FET(220)的输入端子(220a)及所述同步FET(210)的接地输出端子(210a)与所述垫(201)切换节点端子的未凹入部分共面，使得所有端子可直接附接到电路板的触点。驱动器与控制件芯片垂直堆叠到相对垫表面且囊封在封装化合物中。
【技术实现步骤摘要】
【国外来华专利技术】本专利技术一般来说涉及半导体装置及工艺，且更特定来说，涉及薄经封装同步降压转换器的结构及制作方法。
技术介绍
在受欢迎电力供应电路系列当中具有用于将一个DC电压转换为另一DC电压的电力切换装置。特定来说，具有两个电力MOS场效应晶体管(FET)的电力块适于新兴的电力递送要求，所述两个电力MOSFET串联连接且通过共同切换节点而耦合在一起。此组合件也称作半桥。当添加有调节驱动器与控制器时，所述组合件被称为供电级，或更常见地，所述组合件被称为同步降压转换器。在同步降压转换器中，控制FET芯片(其也称作高侧切换器)连接在供应电压VIN与LC输出滤波器之间，且同步(sync)FET芯片(其也称作低侧切换器)连接在LC输出滤波器与接地电位之间。控制FET芯片的栅极及同步FET芯片的栅极连接到半导体芯片，所述半导体芯片包含用于转换器的驱动器及控制器的电路。所述芯片也连接到接地电位。对于许多现在的电力切换装置，电力MOSFET的芯片及驱动器与控制器IC的芯片水平地并排组装为个别组件。每一芯片通常附接到金属引线框架的矩形形状垫或正方形形状垫。所述垫由作为输入/输出端子的引线环绕。在其它电力切换装置中，电力MOSFET芯片及驱动器与控制器IC水平地并排组装在单个引线框架垫上，所述引线框架垫又在全部四个侧上由用作装置输出端子的引线环绕。所述引线是常见形状的而不具有悬臂延伸部，且是以四方扁平无引线(QFN)或小轮廓无引线(SON)装置的方式而布置。从芯片到引线的电连接可由接合线提供，所述接合线将显著寄生电感引入(由于接合线的长度及电阻)到电力电路中。在一些最近引入的先进组装中，夹子替代了许多连接线。这些夹子较宽且由厚金属制成，且因此引入最小寄生电感。每一组合件通常封装在塑料囊封中，且采用经封装组件作为用于电力供应系统的板组合件的离散构建块。在其它最近引入的方案中，控制FET芯片及同步FET芯片彼此上下垂直地组装为引线框架垫上方的堆叠。控制FET芯片或同步FET芯片(两者中具有物理上较大面积的
一者)附接到引线框架垫。夹子提供到切换节点及堆叠顶部的连接。不管物理大小如何，由于考虑到工作循环及传导损失，因此与控制FET芯片的作用区相比，同步FET芯片需要较大作用区。当同步芯片及控制芯片两者均经组装源极向下时，将较大(物理上及作用区两者均较大)同步芯片组装到引线框架垫上，且较小(物理上及作用区两者均较小)控制芯片使其源极系接到同步芯片的漏极，从而形成切换节点，且将较小控制芯片的漏极连接到输入供应器VIN。将第一夹子连接到两个芯片之间的切换节点。将堆叠顶部上的经伸长第二夹子系接到输入供应器VIN。所述垫处于接地电位且用作操作上所产生热量的散热器(spreader)。驱动器与控制件IC芯片接近芯片堆叠及夹子而水平地并排组装且通过接合线与FET栅极及引线框架引线连接。由于夹子及线接合的形式及材料，因此夹子及线接合具有电阻及电感，所述电阻及电感促成系统的寄生效应。图1A中展示典型转换器(通常标示为100)。控制MOS场效应晶体管(FET)110堆叠于同步(sync)MOSFET 120上。此实例性模块的控制FET芯片110相对于同步FET芯片120具有较小面积。QFN金属引线框架具有矩形扁平垫101，矩形扁平垫101用作输出端子且被指定为封装的散热器。引线102a及102b沿垫的两个相对侧以线性方式定位。FET芯片的堆叠是依据所谓的源极向下配置而实现。同步FET 120的源极通过焊料层121而焊接到引线框架垫101。低侧夹子140(其通过焊料层122焊接到同步FET 120的漏极上)通过焊料层111而附接控制FET 110的源极。因此，低侧夹子140用作转换器的切换节点端子。高侧夹子160通过焊料层112而连接到控制FET 110的漏极。高侧夹子160附接到引线框架的引线102b，因此，高侧夹子160连接到输入供应器VIN。低侧夹子140与高侧夹子160是成套放置的。驱动器与控制器芯片130通过焊料层132而附接到垫101。线133提供芯片端子与FET栅极端子(110b、120b、120d)的连接。图1的转换器具有1.5mm的高度191以及拥有6mm的长度192及5mm的宽度193的矩形占用面积。在具有较小芯片的其它已知转换器中，可将驱动器芯片放置在第二夹子的顶部中以节省板面积，但接合线不得不过度的长，使得在囊封工艺期间存在线弯曲(wire sweep)及电短路的显著风险。图1B展示沿标记为1B-1B的假想线的剖面。在另一最近引入的电力系统中，驱动器与控制件芯片被包含在垂直堆叠中在第二夹子的顶部上。此组合件结构节省引线框架垫及印刷电路板的有效面积，但具有极长下坡式接合线的风险，且因此在囊封工艺期间具有线弯曲及后续电短路的风险。
技术实现思路
在所描述实例中，DC-DC转换器使用具有引线及垫的QFN引线框架。面向电路板的垫表面具有凹入的部分，所述凹入部分具有深度及适于并排附接同步FET芯片及控制FET芯片的轮廓。所述控制FET的输入端子及所述同步FET的接地输出端子与所述垫的未凹入部分共面，所述垫是系接到切换节点端子。由于所述共面性，因此所有端子可直接且同时附接到电路板的触点。所述直接附接显著减小热电阻且改进到电路板的散热片的热耗散。因此，增强(超过1MHz)转换器的操作频率。驱动器与控制件芯片垂直地堆叠到相对垫表面且囊封在封装化合物中。在制作电力供应系统的方法的所描述实例中，QFN引线框架的垫具有第一表面及第二表面。已预先压印所述第一垫表面以具有凹入的部分，所述凹入部分具有深度及适于附接半导体芯片的轮廓。驱动器与控制件芯片被附接到所述第二垫表面、被线接合到相应引线且被囊封在封装化合物中，所述封装化合物使所述第一垫表面不囊封。第一FET芯片(同步FET芯片)以其漏极端子附接到所述第一垫表面的所述凹入部分，使得所述第一FET芯片的源极端子及栅极端子与所述第一垫表面的未凹入部分共面。同样，第二FET芯片(控制FET芯片)以其源极端子附接到所述第一垫表面的所述凹入部分，使得所述第二FET芯片的漏极端子及栅极端子与所述第一垫表面的所述未凹入部分共面。附图说明图1A是常规经封装DC-DC同步降压转换器的透视俯视图，其中驱动器与控制器芯片邻近于引线框架垫上的经垂直堆叠FET芯片及两个夹子而组装。图1B是图1A的常规经封装经堆叠FET芯片及夹子的横截面。图2A是根据实例性实施例的经封装DC-DC同步降压转换器的透视俯视图，其中驱动器与控制器芯片附接到引线框架垫的顶侧且封装化合物囊封芯片及线接合。图2B是图2A的DC-DC转换器的透视仰视图，其中两个邻近FET芯片附接到引线框架垫的底侧且共面的FET端子不囊封以可附接到电路板。图3是图2A及2B的经封装转换器的横截面，其中邻近FET芯片的端子附接到电路板的相应触点。图4显示图2A及2B的同步降压转换器的电路图，其识别因免除夹子而产生的电寄生效应的消除。图5是经冲压且经压印引线框架的透视仰视图，其展示相对于引线凹入的垫部分及其余垫部分。图6是在芯片已附接到引线框架垫的顶侧之后将驱动器与控制件芯片的端子线接合到相应引线的透视俯视图。图7是在囊封驱动器与控制件芯片之后的引线框架的透视仰视图，其显示引本文档来自技高网...
【技术保护点】
一种电力供应系统，其包括：四方扁平无引线QFN类型引线框架，其具有多个引线及垫，所述垫具有第一垫表面及第二垫表面，所述第一垫表面具有凹入部分及未凹入部分，所述凹入部分具有深度及适于附接多个半导体芯片的轮廓，所述垫能够系接到所述系统的切换节点端子；第一场效应晶体管FET芯片，其具有所述第一FET芯片的附接到所述第一垫表面的所述凹入部分的漏极端子，且进一步具有与所述第一垫表面的所述未凹入部分共面的所述第一FET芯片的源极端子及栅极端子，所述第一FET芯片的所述源极端子能够系接到作为所述系统的接地输出端子的板端子；及第二FET芯片，其具有所述第二FET芯片的附接到所述第一垫表面的所述凹入部分的源极端子，且进一步具有与所述第一垫表面的所述未凹入部分共面的所述第二FET芯片的漏极端子及栅极端子，所述第二FET芯片的所述漏极能够系接到作为所述系统的输入端子的板端子。
【技术特征摘要】
【国外来华专利技术】2014.02.05 US 14/173,147;2014.09.09 US 14/481,2041.一种电力供应系统，其包括：四方扁平无引线QFN类型引线框架，其具有多个引线及垫，所述垫具有第一垫表面及第二垫表面，所述第一垫表面具有凹入部分及未凹入部分，所述凹入部分具有深度及适于附接多个半导体芯片的轮廓，所述垫能够系接到所述系统的切换节点端子；第一场效应晶体管FET芯片，其具有所述第一FET芯片的附接到所述第一垫表面的所述凹入部分的漏极端子，且进一步具有与所述第一垫表面的所述未凹入部分共面的所述第一FET芯片的源极端子及栅极端子，所述第一FET芯片的所述源极端子能够系接到作为所述系统的接地输出端子的板端子；及第二FET芯片，其具有所述第二FET芯片的附接到所述第一垫表面的所述凹入部分的源极端子，且进一步具有与所述第一垫表面的所述未凹入部分共面的所述第二FET芯片的漏极端子及栅极端子，所述第二FET芯片的所述漏极能够系接到作为所述系统的输入端子的板端子。2.根据权利要求1所述的系统，其进一步包含附接到所述第二垫表面的驱动器与控制器芯片。3.根据权利要求2所述的系统，其中所述驱动器与控制器芯片具有多个端子，所述多个端子通过接合线系接到所述引线框架的相应引线。4.根据权利要求3所述的系统，其进一步包含封装，所述封装囊封所述驱动器与控制器芯片、所述线及所述垫的所述第二表面以及若干引线，但使所述第一垫表面及所述多个引线中的至少一些引线不囊封。5...
【专利技术属性】
技术研发人员：奥斯瓦尔多·乔治·洛佩斯，乔纳森·阿尔梅里亚·努吉尔，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。