数字锁相回路、频率调整方法和整合式接收器技术

本发明专利技术揭示一种数字锁相回路、频率调整方法和整合式接收器。该数字锁相回路，包括一相位频率检测器、一三态相位频率检测转换器、一回路滤波器和一数字电压控制震荡器。相位频率检测器接收一输入频率和一参考频率，并根据输入频率和参考频率的相位差输出一第一讯号和一第二讯号。三态相位频率检测转换器根据第一讯号和第二讯号产生一三态讯号，其中三态讯号是以1、0和‑1构成的讯号表示。回路滤波器仅根据三态讯号产生至少一控制位。数字电压控制震荡器根据控制位调整所输出的震荡频率。

【技术实现步骤摘要】
本申请是申请号为200910212123.0，专利技术名称为数字锁相回路、频率调整方法和整合式接收器，申请日为2009.11.10申请案的分案申请。
本专利技术涉及一种数字锁相回路(Digital Phase-Locked Loop)，特别是涉及一种具有三态(three-state)的相位频率检测器(Phase Frequency Detector，PFD)的数字锁相回路。
技术介绍
图1显示传统的数字锁相回路的方块图。在图1中，相位/频率模拟数字转换器(phase/frequency analog-to-digital converter，PFDC)1接收I1和I2两个方波的数字信号，并检测出两者之间的相位差异值(△ψ)。该相位差异值属于模拟的信息，而相位/频率模拟数字转换器1需负责将其转换成数字的信息给滤波器2。由于该相位差异值属于模拟的信息，因此相位/频率模拟数字转换器1将需要多个位来实现，导致成本的上升以及电路复杂度的提高。
技术实现思路
基于以上的考虑，需要一种低成本的数字锁相回路。有鉴于此，本专利技术一实施例揭示一种数字锁相回路，包括一相位频率检测器、一三态相位频率检测转换器、一回路滤波器和一数字电压控制震荡器。相位频率检测器接收一输入频率和一参考频率，并根据输入频率和参考频率的相位差输出一第一讯号和一第二讯号。三态相位频率检测转换器根据第一讯号和第二讯号产生一三态讯号，其中三态讯号是以1、0和-1构成的讯号表示。回路滤波器仅根据三态讯号产生至少一控制位。数字电压控制震荡器根据控制位调整数字锁相回路所输出的震荡频率。本专利技术一实施例另外揭示一种频率调整方法，适用于一数字锁相回路，包括接收一输入频率和一参考频率，并根据输入频率和参考频率的相位差输出一第一讯号和一第二讯号。上述方法还包括根据第一讯号和第二讯号产生一三态讯号，其中三态讯号是以1、0和-1构成的讯号表示。上述方法还包括仅根据三态讯号产生至少一控制位，以及根据控制位调整数字锁相回路所输出的震荡频率。本专利技术一实施例另外揭示一种整合式接收器，包括一模拟接收路径电路、一数字转换电路、一数字电路、一时钟系统和一频率合成器。模拟接收路径电路根据一混合信号来运作。数字转换电路根据一数字取样时钟信号来运作。数字电路根据一数字时钟信号来运作。时钟系统接收一震荡频率，并产生混合信号、数字取样时钟信号以及数字时钟信号。频率合成器包括一相位频率检测器、一三态相位频率检测转换器、一回路滤波器和一数字电压控制震荡器。相位频率检测器接收一输入频率和一参考频率，并根据输入频率和参考频率的相位差输出一第一讯号和一第二讯号。三态相位频率检测转换器根据第一讯号和第二讯号产生一三态讯号，其中三态讯号是以1、0和-1构成的讯号表示。回路滤波器仅根据三态讯号产生至少一控制位。数字电压控制震荡器根据控制位调整数字锁相回路所输出的震荡频率。附图说明关于本专利技术的优点与精神可以通过以下的专利技术详述及所附图式得到进一步的了解。图1显示传统的数字锁相回路的方块图；图2显示根据本专利技术一实施例所述的数字锁相回路的电路图；图3显示根据本专利技术一实施例所述的三态信号STATE的取样示意图；图4显示根据本专利技术一实施例所述的频率调整方法的流程图；以及图5显示本专利技术的数字锁相回路应用于一整合式接收器的范例。附图符号说明：1～相位/频率模拟数字转换器2～滤波器 20～相位频率检测器22～三态相位频率检测转换器24～回路滤波器 26～数字电压控制震荡器28、30、32、132、202、204～除法器102～低噪声放大器 104～混合器106～低中频转换电路 108～数字讯号处理器112～射频讯号 116～低中频讯号205～数字取样时钟信号/数字时钟信号200～数位锁相回路206～频率合成器的参考频率209～频率合成器222～频率合成器的目标信道241～累加单元 242、2411～乘法器243、2412～加法器 500～整合式接收器CTL～控制位 Fin～输入频率Fxtal～晶体震荡器频率信号Fref～参考频率 Fs～取样频率fOSC～震荡频率 Up/Down～上/下讯号KI、KF～参数 STATE～三态信号具体实施方式下面结合附图详细说明本专利技术的具体实施例。然而，应当将本专利技术理解成并不局限于以下描述的这种实施方式，并且本专利技术的技术理念可以与其他公知技术或功能与那些公知技术相同的其他技术组合实施。在以下具体实施例的说明中，为了清楚展示本专利技术的结构及工作方式，将借助诸多方向性词语进行描述，但是应当将“前”、“后”、“左”、“右”、“外”、“内”、“向外”、“向内”、“轴向”、“径向”等词语理解为方便用语，而不应当理解为限定性词语。为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。图2显示根据本专利技术一实施例所述的数字锁相回路的电路图。数字锁相回路200包括一相位频率检测器20、一三态相位频率检测转换器22、一回路滤波器24、一数字电压控制震荡器(Digital Voltage-Controlled Oscillator，DCO)26、一第一除法器28、一第二除法器30和一第三除法器32。在图2中，Fxtal可以是由晶体震荡器(Crystal)所产生的频率信号，经过第二除法器30除以M倍(第二除法器30具有除M倍的功能)之后产生参考频率Fref。另一方面，第一除法器28接收DCO 26输出的震荡频率，并将其除以N倍后产生输入频率Fin。相位频率检测器20接收输入频率Fin和参考频率Fref，并根据两者的相位差输出上(Up)/下(Down)两讯号，如图3所示。举例而言，当输入频率Fin的相位落后参考频率Fref的相位时，相位频率检测器20输出分别为1与0的上讯号与下讯号。相反地，当输入频率Fin的相位领先参考频率Fref的相位时，相位频率检测器20输出分别为0与1的上讯号与下讯号。根据上(Up)/下(Down)两讯号，三态相位频率检测转换器22输出一个三态信号STATE，如图3所示。三态信号STATE的产生方式可以根据表1的方式决定：表1：三态信号STATE的决定可以是根据取样频率Fs的正缘取样，也可以是Fs的负缘取样。在上表1中，当信号“上”为1而信号“下”为0时，三态信号STATE决定为1。当信号“上”为0而信号“下”为1时，三态信号STATE决定为-1。当信号“上”为1而信号“下”为1时，三态信号STATE决定为0。而当信号“上”为0而信号“下”为0时，三态信号STATE决定为0。三态信号STATE为1表示输入频率Fin的相位落后参考频率Fref的相位，因此需要增加DCO 26的频率。三态信号STATE为-1表示输入本文档来自技高网...

【技术保护点】
一种数字锁相回路，包括：一数字相位频率检测器，接收一输入频率和一参考频率，并根据上述输入频率和上述参考频率的频率和相位差输出一第一讯号和一第二讯号；一数字三态相位频率检测转换器，根据上述第一讯号、上述第二讯号和一取样频率产生一三态讯号，其中上述三态讯号是以1、0和‑1构成的讯号表示；一数字回路滤波器，仅根据上述三态讯号产生至少一控制位；以及一数字电压控制震荡器，根据上述控制位调整所输出的震荡频率，其中上述数字三态相位频率检测转换器利用该取样频率判断上述第一讯号与上述第二讯号的差异程度，以决定是否连续输出相同的上述三态讯号。

【技术特征摘要】
1.一种数字锁相回路，包括：一数字相位频率检测器，接收一输入频率和一参考频率，并根据上述输入频率和上述参考频率的频率和相位差输出一第一讯号和一第二讯号；一数字三态相位频率检测转换器，根据上述第一讯号、上述第二讯号和一取样频率产生一三态讯号，其中上述三态讯号是以1、0和-1构成的讯号表示；一数字回路滤波器，仅根据上述三态讯号产生至少一控制位；以及一数字电压控制震荡器，根据上述控制位调整所输出的震荡频率，其中上述数字三态相位频率检测转换器利用该取样频率判断上述第一讯号与上述第二讯号的差异程度，以决定是否连续输出相同的上述三态讯号。2.如权利要求1所述的数字锁相回路，其中上述数字回路滤波器将一第一值与一第二值相加而得到上述至少一控制位，上述第一值是由上述三态讯号乘上一第一参数再做累加而得，上述第二值是由上述数字回路滤波器将上述三态讯号乘上一第二参数而得。3.如权利要求1所述的数字锁相回路，其中上述数字回路滤波器包括：一累加单元，包括：一第一乘法器，将上述三态讯号乘上一第一参数；以及一第一加法器，将上述第一乘法器的输出值累加而得上述累加单元的输出值；一第二乘法器，将上述三态讯号乘上一第二参数；以及一第二加法器，将上述累加单元的输出值与上述第二乘法器的输出值相加而得到上述至少一控制位。4.如权利要求1所述的数字锁相回路，其中，当上述第一讯号为1而上述第二讯号为0时，上述三态讯号为1，当上述第一讯号为0而上述第二讯号为1时，上述三态讯号为-1，当上述第一讯号为1而上述第二讯号为1时，上述三态讯号为0，以及当上述第一讯号为0而上述第二讯号为0时，上述三态讯号为0。5.如权利要求1所述的数字锁相回路，还包括一第一除法器，将上述震荡频率除以N倍后产生上述输入频率。6.如权利要求1所述的数字锁相回路，还包括一第二除法器，将一晶体震荡器产生的频率除以M倍而产生上述参考频率。7.如权利要求6所述的数字锁相回路，还包括一第三除法器，将上述晶体震荡器产生的频率除以X倍而产生上述数字三态相位频率检测转换器和上述数字回路滤波器的时钟频率。8.一种整合式接收器，包括：一模拟接收路径电路，根据一混合信号来运作；一低中频转换电路，根据一数字取样时钟信号来运作；一数字讯号处理...

【专利技术属性】
技术研发人员：陈则朋，
申请(专利权)人：立积电子股份有限公司，
类型：发明
国别省市：中国台湾;71