掉电保护控制器制造技术

本实用新型专利技术公开一种掉电保护控制器，包括中央处理器、供电电源、用于中央处理器传输信息的通信模块和用于掉电保持的非易失性SRAM，非易失性SRAM与中央处理器电连接，中央处理器设有掉电保持模块，所述掉电保持模块用于将掉电保持数据实时备份到掉电保持的非易失性SRAM中，当控制器上电启动时，控制器读取在非易失性SRAM中存储的掉电保持数据，将掉电保持数据重裁在执行程序中，执行完工程组态程序后，将更新的掉电保持数据写入非易失性SRAM。所述供电电源为非易失性SRAM和中央处理器供电。本实用新型专利技术能够快速读取和刷新掉电保持数据，保证了掉电保持数据的完整性。

【技术实现步骤摘要】

本技术涉及自动化控制领域，具体涉及一种掉电保护控制器。
技术介绍
在工业控制系统的实际应用中，许多场合都需要掉电保持功能，即当运行到某步动作时，突然电源掉电，当恢复电源后，通过工业控制中控制器记忆一些变量，再次上电后通过记忆的这些变量能继续运行，仍以掉电以前的动作步骤继续工作，保证了工作的连续性。现有掉电保持已经有很多不同的实现方法。但是存在掉电数据存储时间长，不同的时间点掉电，数据可能没有完全修改完，这样的数据是没有意义的，从而导致影响整个控制系统的实时性、可靠性、安全性等问题。
技术实现思路
本技术的目的是为了克服现有技术的不足，提供一种掉电保护控制器，该控制器能快速读取和刷新掉电保持数据，保证了掉电保持数据的完整性，提高控制系统的实时性、可靠性和安全性。本技术的目的可以通过以下技术方案实现：一种掉电保护控制器，包括中央处理器、供电电源和用于中央处理器传输信息的通信模块，其特征在于：还包括用于掉电保持的非易失性SRAM，所述非易失性SRAM与中央处理器电连接，所述中央处理器设有掉电保持模块，所述掉电保持模块用于将掉电保持数据实时备份到掉电保持的非易失性SRAM中，当掉电保护控制器上电启动时，掉电保护控制器读取在非易失性SRAM中存储的掉电保持数据，将掉电保持数据重裁在执行程序中；所述供电电源为非易失性SRAM和中央处理器供电。所述中央处理器中设有DMA控制模块、中断控制模块、定时模块、实时时钟模块、DDR内存模块和掉电保持模块。所述中央处理器上设有用于连接非易失性SRAM的PCI扩展总线。所述中央处理器采用AMD Geode LX Processor嵌入式专用处理器。所述非易失性SRAM具有独立的锂电池和控制电路，所述锂电池和控制电路采用DIP封装在非易失性SRAM中，所述控制电路用于不断监控供电情况，当供电低于设定值时，锂电池自动切换为非易失性SRAM供电，防止数据损坏。本技术的有益效果：本技术包括中央处理器、供电电源、用于中央处理器传输信息的通信模块和用于掉电保持的非易失性SRAM，所述非易失性SRAM与中央处理器电连接，所述中央处理器设有掉电保持模块，所述掉电保持模块用于将掉电保持数据实时备份到掉电保持的非易失性SRAM中，当掉电保护控制器上电启动时，掉电保护控制器读取在非易失性SRAM中存储的掉电保持数据，将掉电保持数据重裁在执行程序中；所述供电电源为非易失性SRAM和中央处理器供电。所述非易失性SRAM采用DS1230Y 256k非易失性SRAM，全静态。该非易失性SRAM具有独立的锂电池和控制电路，用于不断监控非易失性SRAM的供电（VCC）情况，以防超出容许条件时，即供电低于设定值，锂电池自动切换和无条件地启用写保护，以防止数据损坏。DIP封装DS1230Y器件可用于现有的32K×8静态存储器，直接符合流行的字节宽度28引脚DIP标准。具有很好的抗震性和防静电功能。DIP封装DS1230Y器件也符合28256 EEPROM的引脚，可直接替换，同时提高性能。执行的写周期数没有限制并不需要额外的支持电路提供微处理器接口，读写访问速度快达70纳秒。因此本技术的读写操作简单、速度快至纳秒级，掉电后数据不丢失，当掉电保护控制器再次上电启动后，掉电保护控制器能够自动恢复掉电前的工作状态继续作业。所述中央处理器采用AMD Geode LX Processor嵌入式专用处理器。该嵌入式专用处理器高性能、低功耗。附图说明图1是本技术掉电保护控制器的原理框图；图2是本技术中央处理器的原理框图；图3是本技术非易失性SRAM的电路图；图4是本技术掉电保护方法的流程图。具体实施方式下面结合附图对本技术作进一步地说明。参见图1、图2和图3所示，一种掉电保护控制器，包括中央处理器、供电电源、用于中央处理器传输信息的通信模块、用于掉电保持的非易失性SRAM和底座，供电电源、中央处理器、通信模块、非易失性SRAM通过接插件固定于底座上，所述非易失性SRAM与中央处理器电连接，所述中央处理器设有掉电保持模块，所述掉电保持模块用于将掉电保持数据实时备份到掉电保持的非易失性SRAM中，当掉电保护控制器上电启动时，掉电保护控制器读取在非易失性SRAM中存储的掉电保持数据，将掉电保持数据重裁在执行程序中；所述供电电源为非易失性SRAM和中央处理器供电。所述中央处理器采用AMD Geode LX Processor高性能、低功耗嵌入式专用处理器，主频500MHz。中央处理器中设有DMA控制模块、中断控制模块、定时模块、实时时钟模块、DDR内存模块和掉电保持模块，所述中央处理器上设有两个RS232串口、两个10/100自适应网络接口、两个USB2.0接口、一个CRT接口及一个PCI扩展总线。所述中央处理器通过三组GPIO分别扩展了开关、指示灯、地址拨号，通过PCI总线扩展非易失性SRAM，中央处理器通过两路UART扩展通信模块上的两路隔离的RS485总线接口，中央处理器连接有动态随机存取内存, 所述动态随机存取内存采用SDRAM（256 Mbyte）DDR，中央处理器连接有闪存，所述闪存采用Nand-flash 256 Mbyte，中央处理器通过两个10/100M自适应网口连接有2个MAC EthernetCMII,RGMII,RMII,MII10/100/1000PHY AR8035，该以太网接口与监控层的PLC相连。所述通信模块上设有两路隔离的RS485通信总线接口，掉电保护控制器通过两路RS485通信总线与IO 模块连接,实现通信总线的冗余配置，其中一路RS485通信总线出现问题不影响另一路的RS485通信总线，保证了掉电保护控制器与IO模块的正常运行。所述供电电源采用24V电源（DC）,采用电源卡，所述供电电源通过电源处理电路（EMC、EMI）将其24V电源转为为5V电源，向掉电保护控制器供电。所述非易失性SRAM具有独立的锂电池和控制电路，所述锂电池和控制电路采用DIP封装在非易失性SRAM中，所述控制电路用于不断监控供电情况，当供电低于设定值时，锂电池自动切换为非易失性SRAM供电，防止数据损坏。所述非易失性SRAM采用DS1230Y 256k非易失性SRAM。DIP封装DS1230器件可用于现有的32K×8静态存储器，直接符合流行的字节宽度28引脚DIP标准。DIP器件也符合28256 EEPROM的引脚，可直接替换，同时提高性能。执行的写周期数没有限制并不需要额外的支持电路提供微处理器接口，读写访问速度快达70纳秒。掉电保持SRAM的功耗低、存取时间短、保存数据时间长达10年。参见图4所示，一种掉电保护控制器的掉电保护方法，包括上述的掉电保护控制器，所述掉电保护控制器以存储执行逻辑运算、顺序控制、定时、计数和运算等操作的指令，并通过数字输入和输出操作，来控制各类机械或生产过程。用户编制的控制程序表达了生产过程的工艺要求，并事先存入控制器的用户程序存储器中。在掉电保护控制器加载工程组态程序之前，在监控层的上位机上编制工程组态程序，编制工程组态程序时首先将需要掉电保持的变量用RETAIN作为关键字的修改量声明这个部分的所有变量为保持变量，也就是说这些保持变本文档来自技高网...

【技术保护点】
一种掉电保护控制器，包括中央处理器、供电电源和用于中央处理器传输信息的通信模块，其特征在于：还包括用于掉电保持的非易失性SRAM，所述非易失性SRAM与中央处理器电连接，所述中央处理器设有掉电保持模块，所述掉电保持模块用于将掉电保持数据实时备份到掉电保持的非易失性SRAM中，当控制器上电启动时，控制器读取在非易失性SRAM中存储的掉电保持数据，将掉电保持数据重裁在执行程序中；所述供电电源为非易失性SRAM和中央处理器供电。

【技术特征摘要】
1.一种掉电保护控制器，包括中央处理器、供电电源和用于中央处理器传输信息的通信模块，其特征在于：还包括用于掉电保持的非易失性SRAM，所述非易失性SRAM与中央处理器电连接，所述中央处理器设有掉电保持模块，所述掉电保持模块用于将掉电保持数据实时备份到掉电保持的非易失性SRAM中，当控制器上电启动时，控制器读取在非易失性SRAM中存储的掉电保持数据，将掉电保持数据重裁在执行程序中；所述供电电源为非易失性SRAM和中央处理器供电。2.根据权利要求1所述的掉电保护控制器，其特征在于：所述中央处理器中设有DMA控制模块、中断控制模块、定时模块、实时时钟...

【专利技术属性】
技术研发人员：陈小杰，文利，
申请(专利权)人：重庆川仪自动化股份有限公司，
类型：新型
国别省市：重庆;50