配线电路基板及其制造方法技术

本发明专利技术提供一种配线电路基板及其制造方法。配线电路基板具有第1以及第2绝缘层、配线图案、金属薄膜和连接端子。配线图案形成于第1绝缘层上。金属薄膜形成于配线图案上，具有大于0nm且150nm以下的厚度。第2绝缘层以覆盖金属薄膜的方式形成于第1绝缘层上。连接端子以与配线图案电连接且从第2绝缘层暴露的方式形成于第1绝缘层上。

【技术实现步骤摘要】

本专利技术涉及配线电路基板及其制造方法。
技术介绍
以往以来，在各种电气设备或电子设备中使用有配线电路基板。在日本特开2013－232261号公报中示出了带电路的悬挂用基板作为为了在磁盘装置中对磁头进行定位而使用的配线电路基板。在日本特开2013－232261号公报的配线电路基板中，在导电性的支承基板上形成有绝缘层。在绝缘层上形成有导体电路图案。在导体电路图案的端部形成有连接端子。以覆盖导体电路图案且使连接端子暴露的方式在绝缘层上形成有覆盖层。
技术实现思路
专利技术要解决的问题近年来，电气设备或电子设备中所使用的电信号的高频化不断发展。因而，要求在较高的频带中降低由配线电路基板的导体电路图案传输的电信号的损失。本专利技术的目的提供一种在较高的频带中也能降低电信号的损失的配线电路基板及其制造方法。通常，在将覆盖层形成于配线图案上的情况下，为了提高配线图案和覆盖层之间的密合性，在配线图案和覆盖层之间形成金属薄膜。在此，本专利技术人等发现了如下内容：若在配线图案上形成金属薄膜，则在较高的频带中由配线图案传输的电信号的损失增加。另一方面，本专利技术人等进行了各种的实验以及研究，结果获得了如下见
解：通过使形成于配线图案的表面的金属薄膜的厚度小于恒定值，能够降低较高的频带中的电信号的传输损失。另外，本专利技术人等获得了如下见解：即使在减小了金属薄膜的厚度的情况下，配线图案和覆盖层之间的密合性也几乎没有降低。基于这些见解想到了以下的本专利技术。(1)按照本专利技术的一技术方案的配线电路基板包括：第1绝缘层；配线图案，其形成于第1绝缘层上；金属薄膜，其形成于配线图案上；第2绝缘层，其以覆盖金属薄膜的方式形成于第1绝缘层上；连接端子，其以与配线图案电连接且从第2绝缘层暴露的方式形成于第1绝缘层上，金属薄膜的厚度大于0nm且为150nm以下。在该配线电路基板中，在第1绝缘层上形成有配线图案。在配线图案上形成有具有大于0nm且150nm以下的厚度的金属薄膜。以覆盖金属薄膜的方式在第1绝缘层上形成有第2绝缘层。以与配线图案电连接且从第2绝缘层暴露的方式在第1绝缘层上形成有连接端子。根据该结构，形成于配线图案上的金属薄膜的厚度较小。本专利技术人等的上述的实验以及研究的结果是，通过使金属薄膜的厚度小到150nm以下，从而电信号的传输损失减少。由此，在较高的频带中也能够使电信号的传输损失减少。(2)也可以是，金属薄膜的厚度小于100nm。在该情况下，在较高的频带中也能够使电信号的传输损失更加减少。(3)也可以是，金属薄膜的厚度小于50nm。在该情况下，在较高的频带中也能够使电信号的传输损失进一步减少。(4)也可以是，金属薄膜的厚度为10nm以上。在该情况下，配线图案和第2绝缘层之间的密合性几乎不降低。由此，能够充分地防止第2绝缘层从配线图案剥离。(5)也可以是，金属薄膜相对于第2绝缘层的密合力高于配线图案相对于第2绝缘层的密合力。在该情况下，能够利用金属薄膜使配线图案和第2绝缘层之间的密合性
切实地提高。(6)也可以是，配线图案包括铜，金属薄膜包括镍、金、铂、银或锡。在该情况下，通过使包括镍、金、铂、银或锡的金属薄膜介于第2绝缘层和包括铜的配线图案之间，从而使配线图案和第2绝缘层之间的密合性充分地提高。(7)也可以是，连接端子包括与配线图案连接成一体的第1导体层和形成于第1导体层上的第2导体层，第1导体层的厚度小于配线图案的厚度。在配线电路基板的制造工序中，在连接成一体的配线图案以及第1导体层上形成金属薄膜。另外，在金属薄膜的位于第1导体层上的部分被去除了之后，通过在第1导体层上形成第2导体层，从而形成连接端子。在该工序中，在金属薄膜的位于第1导体层上的部分被去除时第1导体层的与金属薄膜接触的表面被去除。因此，第1导体层的厚度小于配线图案的厚度。根据该结构，可切实地防止在第1导体层上残存金属薄膜。由此，能够均匀地形成第2导体层。(8)按照本专利技术的另一技术方案的配线电路基板的制造方法包括：在第1绝缘层上形成配线图案的工序；在配线图案上形成具有大于0nm且150nm以下的厚度的金属薄膜的工序；以覆盖金属薄膜的方式在第1绝缘层上形成第2绝缘层的工序；以与配线图案电连接且从第2绝缘层暴露的方式在第1绝缘层上形成连接端子的工序。在该配线电路基板的制造方法中，在第1绝缘层上形成配线图案。在配线图案上形成具有大于0nm且150nm以下的厚度的金属薄膜。以覆盖金属薄膜的方式在第1绝缘层上形成第2绝缘层。以与配线图案电连接且从第2绝缘层暴露的方式在第1绝缘层上形成连接端子。根据该构成，形成于配线图案上的金属薄膜的厚度较小。本专利技术人等的上述的实验以及研究的结果是，通过使金属薄膜的厚度小到150nm以下，从而电信号的传输损失减少。由此，在较高的频带中也能够使电信号的传输损失减少。(9)也可以是，金属薄膜的厚度小于100nm。在该情况下，在较高的频带中也能够使电信号的传输损失更加减少。(10)也可以是，金属薄膜的厚度小于50nm。在该情况下，在较高的频带中也能够使电信号的传输损失进一步减少。(11)也可以是，金属薄膜的厚度为10nm以上。在该情况下，配线图案和第2绝缘层之间的密合性几乎不降低。由此，能够切实地防止第2绝缘层从配线图案剥离。(12)也可以是，形成配线图案的工序包括形成与配线图案连接成一体的第1导体层的步骤，形成金属薄膜的工序包括在配线图案上以及第1导体层上形成金属薄膜的步骤和去除金属薄膜的形成于第1导体层上的部分的步骤，形成连接端子的工序包括在第1导体层上形成第2导体层的步骤。在该情况下，能够仅在配线图案和第2绝缘层之间容易地形成金属薄膜。(13)也可以是，去除金属薄膜的部分的步骤包括去除第1导体层的与金属薄膜接触的表面的步骤。在该情况下，可切实地防止在第1导体层上残存金属薄膜。由此，能够切实地防止连接端子处的电信号的损失增加。(14)也可以是，形成金属薄膜的工序包括利用非电解镀形成金属薄膜的步骤。在该情况下，能够在配线图案上容易地形成金属薄膜。附图说明图1是本专利技术的一实施方式的悬挂基板的俯视图。图2的(a)～(c)是连接端子及其周边部分的俯视图。图3的(a)～(c)是连接端子及其周边部分的俯视图。图4的(a)～(c)是连接端子及其周边部分的剖视图。图5的(a)～(d)是示意性地表示图1的悬挂基板的制造工序的工序图。图6的(a)～(c)是示意性地表示图1的悬挂基板的制造工序的工序图。图7的(a)～(d)是示意性地表示图1的悬挂基板的制造工序的工序图。图8的(a)～(c)是示意性地表示图1的悬挂基板的制造工序的工序图。图9的(a)以及(b)是表示使用显微镜拍摄到的悬挂基板的局部放大图像。具体实施方式以下，参照附图说明本专利技术的一实施方式的配线电路基板及其制造方法。作为本专利技术的一实施方式的配线电路基板，对硬盘驱动装置的致动器所使用的带电路的悬挂基板(以下简写为悬挂基板。)进行说明。(1)悬挂基板的构造图1是本专利技术的一实施方式的悬挂基板的俯视图。在图1中，将箭头所朝向的方向称为前方，将其反方向称为后方。如图1所示，悬挂基板1具有由金属制的纵长状的支承基板形成的悬挂主体部100。在图1中，悬挂主体部100沿着大致前后方向延伸。悬挂基板1由纵长状的支承本文档来自技高网...

【技术保护点】
一种配线电路基板，其中，该配线电路基板包括：第1绝缘层；配线图案，其形成于所述第1绝缘层上；金属薄膜，其形成于所述配线图案上；第2绝缘层，其以覆盖所述金属薄膜的方式形成于所述第1绝缘层上；连接端子，其以与所述配线图案电连接且从所述第2绝缘层暴露的方式形成于所述第1绝缘层上，所述金属薄膜的厚度大于0nm且为150nm以下。

【技术特征摘要】
2015.03.03 JP 2015-0417111.一种配线电路基板，其中，该配线电路基板包括：第1绝缘层；配线图案，其形成于所述第1绝缘层上；金属薄膜，其形成于所述配线图案上；第2绝缘层，其以覆盖所述金属薄膜的方式形成于所述第1绝缘层上；连接端子，其以与所述配线图案电连接且从所述第2绝缘层暴露的方式形成于所述第1绝缘层上，所述金属薄膜的厚度大于0nm且为150nm以下。2.根据权利要求1所述的配线电路基板，其中，所述金属薄膜的厚度小于100nm。3.根据权利要求2所述的配线电路基板，其中，所述金属薄膜的厚度小于50nm。4.根据权利要求1～3中任一项所述的配线电路基板，其中，所述金属薄膜的厚度为10nm以上。5.根据权利要求1～4中任一项所述的配线电路基板，其中，所述金属薄膜相对于所述第2绝缘层的密合力高于所述配线图案相对于所述第2绝缘层的密合力。6.根据权利要求5所述的配线电路基板，其中，所述配线图案包括铜，所述金属薄膜包括镍、金、铂、银或锡。7.根据权利要求1～6中任一项所述的配线电路基板，其中，所述连接端子包括与所述配线图案连接成一体的第1导体层和形成于所述第1导体层上的第2导体层，所述第1导体层的厚度小于所述配线图案的厚度。8.一种配线电路基板的制造方法，其中，该配线电路基板的制造方法包括：在第...

【专利技术属性】
技术研发人员：田边浩之，山内大辅，
申请(专利权)人：日东电工株式会社，
类型：发明
国别省市：日本;JP