双相锁相回路的充电泵校正制造技术

本发明专利技术的实施内容一般涉及双相锁相回路的充电泵校正。本发明专利技术公开一种装置，包括：相位频率检测器；整合路径，包括第一充电泵；正比路径，包括第二充电泵；以及第一充电泵和第二充电泵的校正机制，包含：相位检测器，用于检测基准时钟信号或反馈时钟信号为相位超前或是落后，并且用于生成指示哪个时钟信号为超前或落后的信号；第一储存单元和第二储存单元，用于储存来自相位检测器的信号；第一控制逻辑单元，用于基于第一储存单元储存的值调整第一充电泵的电流；第二控制逻辑单元，用于基于第二储存单元储存的值调整第二充电泵的电流。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施内容主要与电路领域相关，以及更具体而言，涉及双相锁相回路的充电泵校正。
技术介绍
锁相回路(Phase-locked loop或Phase lock loop,PLL)是一种生成输出信号的回路或机制，该输出信号的相位与输入信号的相位具有一定关系。通常而言，锁相回路接收输入信号，和变频振荡器生成利用该输入信号的周期性输出信号。接下来，相位检测器比对输出信号的相位及输入信号的相位，以调节振荡器符合信号的相位。锁相回路含有反馈回路，用以反馈输出信号至锁相回路的输入端。更进一步说明，双相锁相回路包含多重正相路径，该路径包含正比路径和整合路径。然而，在正比路径与整合路径中设置充电泵的模拟双相PLL会生成先前技术无法解决的抖动。附图说明本专利技术的实施例以示例而非限制的方式被图示，在所附的附图中，相似参考标号指代相似元件。图1是说明双相锁相回路或机制的实施例；图2A是说明双相锁相回路的校正机制的实施例；图2B是说明双相锁相回路校正过程的时序图；图2C是说明根据实施例的用于I路径和P路径的双相锁相回路控制逻辑单元的组件；图3是双相锁相回路的传递函数的Nyquist曲线；图4是说明未经校正的双向锁相回路抖动；图5是说明双相锁相回路抖动的实施例；图6是说明利用单一回路校正双相锁相回路抖动；图7是说明双相锁相回路的数字补偿过程的实施例的流程图，以及；图8是说明含有双相锁相回路的装置或系统的实施例。
技术实现思路
本专利技术的实施内容一般涉及针对双相锁相回路的充电泵校正技术。在本专利技术的第一方面中，一种装置包括：相位频率检测器；整合路径，其具有第一充电泵；正比路径，其具有第二充电泵，以及；第一充电泵和第二充电泵的校正机制，其包含：相位检测器，用于检测基准时钟信号或反馈时钟信号为相位超前或是落后，并且用于生成指示哪个时钟信号为超前或落后的信号；第一储存单元和第二储存单元，用于储存来自相位检测器的信号；第一控制逻辑单元，用于基于第一储存单元储存的值调整第一充电泵的电流；以及第二控制逻辑单元，用于基于第二储存单元储存的值调整第二充电泵的电流。在本专利技术的第二方面中，一种方法包括：接收具有整合路径和正比路径的双相锁相回路的基准时钟信号，该双相锁相回路生成反馈时钟信号；利用相位检测器比较基准时钟信号和反馈时钟信号的相位，并且生成指示哪个时钟信号为超前或落后的数据；将相位检测器的采样数据储存于第一储存单元和第二储存单元；基于第一储存单元储存的采样信息调整整合路径的第一充电泵的电流，以及；基于第二储存单元储存的值调整整合路径的第二充电泵的电流。在本专利技术的第三方面，一种锁相回路电路的校正机制包括：相位检测器，检测基准时钟信号或反馈时钟信号为相位超前或是落后，
并且生成指示哪个时钟信号为超前或落后的信号，该反馈时钟信号由该锁相回路电路生成；第一储存单元和第二储存单元，储存来自相位检测器的信号；第一控制逻辑单元，基于第一储存单元储存的信号，调整该锁相回路的整合路径的第一充电泵；以及第二控制逻辑单元，基于第二储存单元储存的信号，调整该锁相回路的正比路径的第二充电泵。具体实施方式本专利技术的实施内容主要涉及双相锁相回路电路的充电泵校正。在此说明，「双相锁相回路」(Dual-path phase-locked loop或Dual-path PPL)是锁相回路电路或其机制，其包括至少两个单独的正相路径(Forward path)，该正相路径包括正比路径(Proportional path,P-path)和整合路径(Integral path,I-path)。双相锁相回路有时被称为「双回路锁相回路」(Dual-loop phase-locked loop)。图1说明双相锁相回路或其机制的实施例。为了清楚性，该回路或其机制的所有组件并不会全部在图1中显示。在实施内容中，双相锁相回路100具有相位频率检测器(Phase frequency detector,PFD)105，接收基准时钟信号vref为第一输入。如图1所示，双相锁相回路100具有两个正相路径，正比路径(P-path)114与整合路径(I-path)108。整合路径108包括第一充电泵(Charge pump)，标示为CP I-path 110；正比路径114包括第二充电泵，标示为CP P-path 115。整合路径108包括整合单元112，例如电容器；正比路径114包含增幅单元117，例如电阻。在操作中，正比路径114决定双相锁相回路100的回路带宽，整合路径108依据该回路带宽调整双相锁相回路的减幅(Damping)。来自整合路径108及正比路径114的信号可利用加法器125生成。双相锁相回路100进一步包括接收来自加法器(Adder)125的输出信号的回路滤波器或滤波器130，以及接收来自回路滤波器或滤波器130的输出信号的电压控制振荡器135。另外，除法器电路140在反馈回路中，生成输出电压Vout，
该电压将成为相位频率检测器105的第二输入信号。对于正比路径及整合路径具有充电泵的模拟式双向锁相回路而言，整合路径充电泵的动态失配(dynamic mismatch)会生成静态相位误差(Static phase error)，生成一定量的决定性抖动(Determinant jitter，DJ)。此外，正比路径充电泵的动态失配还会直接地生成决定性抖动而不引入静态相位误差。在一些实施例中，为降低决定性抖动，必须提供能降低整合路径及整比路径中动态失配的电路或其机制。在一些实施例中，决定性抖动可利用「基准波动」(Reference spur)来识别。当锁相回路闭锁时，充电泵的输出会与决定性抖动的量成正比。在输出端的基准频率波动由充电泵输出在持续更新基准时钟速率时所致。因此，决定性抖动可以用「基准频率波动」来鉴别。在RF输出端的「基准频率波动」会出现在相当于基准时钟fREF整数倍的偏置频率(Offset frequency)处。排除基准波动的通常方法为在回路滤波器上加入更高阶的极点(Pole)。然而，在这样的操作中，过滤基准波动与锁相回路相位裕度(Phase margin)之间存在权衡。此外，在转变成具有不同的基准频率的双相锁相回路系统时，为了维持基准波动的相同排除效果，将必须重新设计极点的位置。在一些实施例中，提供了一种方法、装置或系统用于为双相锁相回路提供数字充电泵校正120。在特定已知的系统中存在针对单一回路双相锁相回路(Single loop phase-locked loop)的充电泵的数字校正。然而，对于双相锁相回路而言，由于正比路径的充电泵是独立的，失配最后可能主要来自于整合路径、或者在正比路径消除效应之后所剩余的部分所致。为此，若校正系统只适用于单一回路，则双相锁相回路的决定性抖动将无法改善、或者可能会在该校正之后而变得更糟。在一些实施例中，一种具有整合路径校正及正比路径校正的双相校正方式具有以下特征：(a)整合路径校正利用相位检测器检测锁相回路的静态相位误差，并依此提供补偿给整合路径的充电泵；以及(b)正比路径校正系统通过在一个基准时钟中心的右侧生成边缘、并将其与相位检测器进行比较，来检测电压控制振荡器在基准周期期间的相位波动，并依此提供补偿给正比路径的本文档来自技高网...

【技术保护点】
一种装置，包括：相位频率检测器；整合路径，包括第一充电泵；正比路径，包括第二充电泵，以及；所述第一充电泵和所述第二充电泵的校正机制，包含：相位检测器，用于检测基准时钟信号或反馈时钟信号为相位超前或是落后、并且用于生成指示哪个时钟信号为超前或落后的信号；第一储存单元和第二储存单元，用于储存来自所述相位检测器的所述信号；第一控制逻辑单元，用于基于所述第一储存单元中储存的值调整所述第一充电泵的电流；以及第二控制逻辑单元，用于基于所述第二储存单元存储的值调整所述第二充电泵的电流。

【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：相位频率检测器；整合路径，包括第一充电泵；正比路径，包括第二充电泵，以及；所述第一充电泵和所述第二充电泵的校正机制，包含：相位检测器，用于检测基准时钟信号或反馈时钟信号为相位超前或是落后、并且用于生成指示哪个时钟信号为超前或落后的信号；第一储存单元和第二储存单元，用于储存来自所述相位检测器的所述信号；第一控制逻辑单元，用于基于所述第一储存单元中储存的值调整所述第一充电泵的电流；以及第二控制逻辑单元，用于基于所述第二储存单元存储的值调整所述第二充电泵的电流。2.根据权利要求1所述的装置，进一步包括第一分频器，用于将所述基准时钟信号的频率除以2，分频后的基准时钟信号被提供给所述相位频率检测器以作为第一输入。3.根据权利要求2所述的装置，进一步包括第二分频器，用于将所述反馈时钟信号的频率除以2，分频后的反馈时钟信号被提供给所述相位频率检测器以作为第二输入。4.根据权利要求2所述的装置，进一步包括延迟单元，与所述第一分频器耦合且与所述第一储存单元和所述第二储存单元耦合，所述延迟单元将分频后的基准时钟信号延迟一定时间，所述第一储存单元接收在经延迟的分频后的基准时钟信号的第一边缘上被采样的信号，并且所述第二储存单元接收在经延迟的分频后的基准时钟信号的第二边缘上被采样的信号。5.根据权利要求4所述的装置，其中所述第一储存单元为第一
\t触发器单元并且所述第二储存单元为第二触发器单元，其中所述第二触发器单元的时钟输入从所述第一触发器单元的时钟输入反向而得。6.根据权利要求1所述的装置，其中用于检测所述基准时钟信号或反馈时钟信号是否为相位超前的所述相位检测器为二位相位检测器(BBPD)。7.根据权利要求1所述的装置，其中所述校正机制用于单独且同时地校正所述第一充电泵和所述第二充电泵。8.根据权利要求1所述的装置，其中所述第一控制逻辑单元包括第一累积器，用于累积来自所述第一储存单元的值，并且所述第二控制逻辑单元包括第二累积器，用于累积来自所述第二储存单元的值。9.根据权利要求8所述的装置，其中所述第一累积器的第一累积输出信号被提供给第一位移器，并且所述第二累积器的第二累积输出信号被提供给第二位移器。10.根据权利要求9所述的装置，其中所述第一位移器的第一位移输出信号被提供给第一数字模拟转换器，用以生成针对所述整合路径的第一控制信号，并且所述第二位移器的第二位移输出信号被提供给第二数字模拟转换器，用以生成针对所述正比路径的第二控制信号。11.一种方法，包括：接收在具有整合路径和正比路径的双相锁相回路处的基准时钟信号，所述双相锁相回路生成反馈时钟信号；利用相位检测器比较所述基准时钟信号和所述反馈时钟信号的相位，并且生成指示哪个时钟信号为超前或落后的数据；将来自所述相位检测器的采样数据储存于第一储存单元和第二储存单元；基于所述第一储存单元储存的采样信息调整所述整合路径的第一充电泵的电流；以及基于所述第二储存单元储存的值调整所述整合路径的第二充电泵的电流。1...

【专利技术属性】
技术研发人员：佟宝丽，宋飞，林晓志，王晓峰，
申请(专利权)人：美国莱迪思半导体公司，
类型：发明
国别省市：美国;US