一种减少电路中电磁干扰的装置及方法制造方法及图纸

本发明专利技术提供一种减少电路中电磁干扰的装置及方法，装置包括晶体振荡器、jitter时钟产生单元、PLL电路、展频方向和范围配置单元、时钟随机数产生单元、配置随机数产生单元、配置信息控制单元、随机种子产生单元、高精度温度ADC传感器、变化周期配置存储单元、随机数开关单元、配置信息存储单元、PLL配置存储单元、PLL频率计算单元、频率判断单元以及EMI不合格的频率点存储单元。本发明专利技术通过jitter自动调整可配置的PLL电路，可以自动检测频率点，然后根据配置在频谱上对频率进行向上抖动或者向下抖动或者左右抖动来调整时钟jitter值,以避免EMI问题,从而通过EMC检查。

【技术实现步骤摘要】

本专利技术涉及芯片设计领域，特别涉及一种芯片减少电路中电磁干扰的装置及方法。
技术介绍
当芯片上的时钟电路工作时，脉冲的极值(尖峰)会产生EMI(电磁干扰)，EMI(Electromagnetic Interference，电磁干扰)，是指通过导电介质把一个电网络上的信号耦合(干扰)到另一个电网络,影响其他系统或本系统内其他子系统的正常工作。在集成电路芯片和电路板上均容易出现这种情况。而EMC就是电磁兼容性测试,目标是测试电子系统产生的EMI是否在一定的安全范围之内,否则认为该电子系统的电磁辐射超标。PLL是芯片中高频时钟的源头,可以产生稳定的时钟信号以供芯片电路使用。但是通常高性能PLL产生的时钟信号频率非常稳定,这样容易造成工作电路出现EMI问题。目前的技术无法解决PLL稳定频率和EMI的矛盾，所以本专利技术提出了一种减少电路中电磁干扰的装置及方法，通过jitter(时钟抖动)自动调整可配置的PLL电路，可以自动检测频率点，然后根据配置在频谱上对频率进行向上抖动或者向下抖动或者左右抖动来调整时钟jitter值,以避免EMI问题,从而通过EMC检查。PLL电路通常由鉴相器、低通滤波器以及压控振荡器组成，其信号走向是：输入信号→鉴相器→低通滤波器→压控振荡器→输出信号。鉴相器有两个输入，分别是输入信号和压控振荡器的输出信号，在二者相位差和频率差不是很大的情况下，鉴相器的输出与两输入信号之差成正比，鉴相器的输出为模拟信号，其通过低通滤波器虑除高频杂波，后进入压控振荡器，压控振荡器的输出频率随其输入电压的改变而改变。因此PLL电路实际上是一负反馈系统，只要输入信号在正常范围内，输出信号在“一定时间内”都能跟上。输入信号发生变化后，输出信号跟踪输入信号的过程称之为捕获；输出信号
跟踪完毕时称之为锁定；输入信号变化过快导致输出信号无法跟踪时称为失锁。通过PLL可以方便实现N倍频。
技术实现思路
本专利技术要解决的技术问题，在于提供一种减少电路中电磁干扰的装置及方法，通过jitter(时钟抖动)自动调整可配置的PLL电路，可以自动检测频率点，然后根据配置在频谱上对频率进行向上抖动或者向下抖动或者左右抖动来调整时钟jitter值,以避免EMI问题,从而通过EMC检查。本专利技术的装置是这样实现的：一种减少电路中电磁干扰的装置，包括晶体振荡器、jitter时钟产生单元、PLL电路、展频方向和范围配置单元、时钟随机数产生单元、配置随机数产生单元、配置信息控制单元、随机种子产生单元、高精度温度ADC传感器、变化周期配置存储单元、随机数开关单元、配置信息存储单元、PLL配置存储单元、PLL频率计算单元、频率判断单元以及EMI不合格的频率点存储单元；所述晶体振荡器、jitter时钟产生单元、PLL电路依次连接；所述展频方向和范围配置单元分别连接所述jitter时钟产生单元、配置信息控制单元以及频率判断单元；所述随机种子产生单元分别连接所述时钟随机数产生单元和配置随机数产生单元；所述变化周期配置存储单元、随机数开关单元、时钟随机数产生单元依次连接至所述jitter时钟产生单元；所述配置信息存储单元、配置信息控制单元依次连接至所述PLL电路，且配置信息控制单元还连接所述配置随机数产生单元；所述PLL配置存储单元、PLL频率计算单元、频率判断单元以及EMI不合格的频率点存储单元。进一步的，所述PLL电路由鉴相器、低通滤波器、压控振荡器和反馈回路分频器依次连接组成一环路，所述jitter时钟产生单元连接低通滤波器，所述反馈回路分频器还连接所述配置信息控制单元。本专利技术方法是这样实现的：一种减少电路中电磁干扰的方法，提供本专利技术所述的减少电路中电磁干扰的装置，并包括如下步骤：(1)所述高精度温度ADC传感器对芯片温度进行实时采样并将采样后的当前精确温度数据送往所述随机种子产生单元；所述随机种子产生单元收到当前精确温度数据后，经过高位截断得到随机数种子并送往所述时钟随机数产生单元和所述配置随机数产生单元；(2)所述变化周期配置存储单元根据配置的随机数有效循环周期对所述随机数开关单元进行控制,每经过配置的参考时钟周期数后,随机数开关单元设置随机数有效；(3)所述时钟随机数产生单元根据接收到的随机数种子和随机数的有效信号，产生时钟延展压缩随机数，并将产生的时钟延展压缩随机数送往所述jitter时钟产生单元；(4)所述PLL频率计算单元根据所述PLL配置存储单元的PLL配置值进行PLL输出频率计算,并将计算结果送往所述频率判断单元；由所述频率判断单元根据EMI不合格频率点存储单元中存储的EMI不合格频率点和当前PLL配置频率进行比较，当PLL配置频率和EMI不合格频率点一致时,启动所述展频方向和范围配置单元；所述展频方向和范围配置单元控制jitter时钟和反馈回路分频系数的时钟展频方向和范围，展频方向和范围由EMI不合格频率点存储单元提供；(5)所述jitter时钟产生单元根据所述时钟延展压缩随机数和所述时钟展频方向和范围，产生带有jitter抖动的参考时钟后并送往PLL电路；所述配置信息存储单元负责存储原始的PLL电路的反馈回路分频系数,并送往配置信息控制单元；所述配置信息控制单元根据配置随机数产生单元送来的配置随机数和所述展频方向和范围配置单元的控制进行反馈回路分频系数控制；其中，所述步骤(1)、(2)不限先后关系且在步骤(3)之前，所述步骤(4)与步骤(1)、(2)或(3)之间均不限先后关系。进一步的，所述jitter时钟产生单元产生带有jitter抖动的参考时钟的过程如下：首先，将原始参考时钟根据时钟随机数产生单元送来的随机值进行周期延展或压缩操作,其中，时钟周期延展或压缩取决于所述展频方向和范围配置单元送来的展频方向控制信息：如果展频方向控制信息是向高频展频，则只对参考时钟做周期压缩操作；如果展频方向控制信息是向低频展频，则只对参考时钟做周期延展操作；如果展频方向控制信息是高低频随机展频，则根据随机数的最低位判断是做周期压缩操作还是周期延展操作,由于随机数的最低位为随机,即实现了展频方向的随机；然后,jitter时钟的周期压缩或延展的时间长度范围也取决于所述展频方向和范围配置单元送来的范围控制信息。进一步的，所述配置信息控制单元进行反馈回路分频系数控制的具体过程为：首先，将原始PLL反馈回路分频系数根据所述配置随机数产生单元送来的随机值进行分频系数增加或者减少操作,分频系数增加还是减少取决于展频方向和范围配置单元送来的展频方向控制信息：如果展频方向控制信息是向高频展频则只对分频系数做增加操作；如果展频方向控制信息是向低频展频则只对分频系数做减少操作；如果展频方向控制信息是高低频随机展频则根据随机数的最低位判断是做分频系数增加还是减少操作,由于随机数的最低位为随机,即实现了展频方向的随机；然后,分频系数增加还是减少的范围也取决于展频方向和范围配置单元送来的范围控制信息,当随机数的值大于范围控制值时,只取配置的范围控制值作为分频系数增加或者减少的值。本专利技术具有如下优点：(1)采用随机偏移产生电路产生随机偏移配置,可以将频率向上抖动或者向下抖动或者上下抖动,其中随机种子可配置，上下偏移也可配置；(2)频率点检测电路可以自动检测当前的期本文档来自技高网...

【技术保护点】
一种减少电路中电磁干扰的装置，其特征在于：包括晶体振荡器、jitter时钟产生单元、PLL电路、展频方向和范围配置单元、时钟随机数产生单元、配置随机数产生单元、配置信息控制单元、随机种子产生单元、高精度温度ADC传感器、变化周期配置存储单元、随机数开关单元、配置信息存储单元、PLL配置存储单元、PLL频率计算单元、频率判断单元以及EMI不合格的频率点存储单元；所述晶体振荡器、jitter时钟产生单元、PLL电路依次连接；所述展频方向和范围配置单元分别连接所述jitter时钟产生单元、配置信息控制单元以及频率判断单元；所述随机种子产生单元分别连接所述时钟随机数产生单元和配置随机数产生单元；所述变化周期配置存储单元、随机数开关单元、时钟随机数产生单元依次连接至所述jitter时钟产生单元；所述配置信息存储单元、配置信息控制单元依次连接至所述PLL电路，且配置信息控制单元还连接所述配置随机数产生单元；所述PLL配置存储单元、PLL频率计算单元、频率判断单元以及EMI不合格的频率点存储单元。

【技术特征摘要】
1.一种减少电路中电磁干扰的装置，其特征在于：包括晶体振荡器、jitter时钟产生单元、PLL电路、展频方向和范围配置单元、时钟随机数产生单元、配置随机数产生单元、配置信息控制单元、随机种子产生单元、高精度温度ADC传感器、变化周期配置存储单元、随机数开关单元、配置信息存储单元、PLL配置存储单元、PLL频率计算单元、频率判断单元以及EMI不合格的频率点存储单元；所述晶体振荡器、jitter时钟产生单元、PLL电路依次连接；所述展频方向和范围配置单元分别连接所述jitter时钟产生单元、配置信息控制单元以及频率判断单元；所述随机种子产生单元分别连接所述时钟随机数产生单元和配置随机数产生单元；所述变化周期配置存储单元、随机数开关单元、时钟随机数产生单元依次连接至所述jitter时钟产生单元；所述配置信息存储单元、配置信息控制单元依次连接至所述PLL电路，且配置信息控制单元还连接所述配置随机数产生单元；所述PLL配置存储单元、PLL频率计算单元、频率判断单元以及EMI不合格的频率点存储单元。2.根据权利要求1所述的一种减少电路中电磁干扰的装置，其特征在于：所述PLL电路由鉴相器、低通滤波器、压控振荡器和反馈回路分频器依次连接组成一环路，所述jitter时钟产生单元连接低通滤波器，所述反馈回路分频器还连接所述配置信息控制单元。3.一种减少电路中电磁干扰的方法，其特征在于：提供如权利要求1所述的EMI自动调整装置，并包括如下步骤：(1)所述高精度温度ADC传感器对芯片温度进行实时采样并将采样后的当前精确温度数据送往所述随机种子产生单元；所述随机种子产生单元收到当前精确温度数据后，经过高位截断得到随机数种子并送往所述时钟随机数产生单元和所述配置随机数产生单元；(2)所述变化周期配置存储单元根据配置的随机数有效循环周期对所述随机数开关单元进行控制,每经过配置的参考时钟周期数后,随机数开关单元设置随机数有效；(3)所述时钟随机数产生单元根据接收到的随机数种子和随机数的有效信号，产生时钟延展压缩随机数，并将产生的时钟延展压缩随机数送往所述jitter时钟产生单元；(4)所述PLL频率计算单元根据所述PLL配置存储单元的PLL配置值进行PLL输出频率计算,并将计算结果送往所述频率判断单元；由所述频率判断单元根据EMI不合格频率点存储单元中存储的EMI不合格频率点和当前PLL配置频率进行比较，当PLL配置频率和EMI不合格...

【专利技术属性】
技术研发人员：廖裕民，顾家其，
申请(专利权)人：福州瑞芯微电子股份有限公司，
类型：发明
国别省市：福建;35