高线性度推挽式共栅放大器制造技术

描述了高线性度推挽式共栅放大器。放大器用于通过具有第一晶体管类型的第一晶体管的推级和具有第二晶体管类型的第二晶体管的拉级提供高输出阻抗，其中第二晶体管类型不同于第一晶体管类型。第一晶体管和第二晶体管在共栅配置中相耦接。第一晶体管和第二晶体管经由耦接到输入的电容器耦接在一起，并共享公共电流路径，作为具有宽带输入匹配的推挽电流复用共栅低噪声放大器。

【技术实现步骤摘要】

本公开涉及放大装置，更具体地，涉及具有高线性度的推挽式共栅放大器。
技术介绍
由于3GPP技术的驱动，对实现更快数据率的多载波聚合的需求继续上升。这提高了蜂窝收发器(例如，在三载波聚合的情况下，例如具有三个相应的本地振荡器(LO)分布链的蜂窝收发器)的复杂性。此外，对移动通信来说，蜂窝收发器的频率覆盖以及要支持的频带数继续增加。每个频带具有它自己的被分配的双工器带通滤波器，此双工器带通滤波器具有非常陡的特性。对于装配在印刷电路板(PCB)上的每个双工器来说，其还被提供相应的接收器输入端口。因此，集成收发器上的输入接收器端口的数量也稳步增多。这需要非常大的芯片面积/体积，提高了芯片成本以及接收器的LO路由的复杂性。较长的LO分布导致由放大器、用于缓冲信号的缓冲器或放大器消耗的功率增加。较密的LO线增加通道之间的串扰，在基带中引起大量杂散分量，这来自连续波或频率生成法则。随着更多的输入接收器端口被集成，功率消耗变得越大。因此，对减小功率消耗的需求不断增加，其中功耗是重要的关键性指标(KPI)，因为移动设备(例如，智能电话、平板、超极本等)被设计为尽可能长的时间，同时还要支持电话呼叫、两次充电之间支持尽可能长时间的大数据流以及更多功能。努力设计设备的电路的功率消耗，以在消耗最小的电池电量的同时执行各种功能。减小功率消耗的另一个优点是减小所产生的热量，这通常可以被用来减少用于冷却移动设备的精力或促进移动设备的进一步进程和小型化。附图说明图1示出根据所描述的各方面的、利用放大器组件的通信环境的框图；图2示出根据所描述的各方面的放大器组件的示例；图3示出根据所描述的各方面的放大器组件的另一示例；图4示出根据所描述的各方面的放大器组件的另一示例；图5示出根据所描述的各方面的放大器组件的另一示例；图6示出根据所描述的各方面的放大器组件的另一示例；图7示出根据所描述的各方面的放大器组件的另一示例；图8示出根据所描述的各方面的放大器组件的另一示例；图9示出根据所描述的各方面的具有变频器系统的示例移动通信设备。具体实施方式现在将参考所附附图来描述本公开，其中相似标号始终用以指代相似元件，并且其中示出的结构和设备不一定按比例绘制。如本文所使用的，术语“组件”、“系统”、“接口”等意在指代与计算机相关的实体、硬件、(例如执行中的)软件和/或固件。例如，组件可以是处理器、处理器上运行的进程、控制器、对象、可执行码、程序、存储设备、和/或具有处理设备的计算机。通过说明的方式，在服务器上运行的应用和服务器也可以是组件。一个或多个组件可以驻留在进程内，并且组件可以位于计算机上和/或分布在两个或更多计算机之间。可以在本文中描述一组元件或一组其它组件，其中的术语“一组”可以被解释为“一个或多个”。使用示例性词语意在以具体方式呈现概念。如本申请中使用的，术语“或”意在表示包含性“或”而不是排他性“或”。即，除非另有指定、或从上下文可以清楚得知，“X采用A或B”旨在表示任何自然的包括性排列。也就是说，如果X采用A；X采用B；或X采用A和B两者，则“X采用A或B”在任何以上示例中得以满足。此外，冠词“一”和“一个”用在本申请和所附权利要求书一般应被解释为表示“一个或多个”，
除非另有指定或从上下文中明确得知其针对于单数形式。此外，在术语“包括”、“包含”、“具有”、“有”、“带有”或其变体在详细说明书或权利要求中使用的情况下，这样的术语意在以类似于术语“包括”的方式来表示包括。考虑到上述的缺陷和后续目标，描述了具有宽带输入阻抗匹配的高线性推挽电流复用共栅低噪声放大器的各方面。为遏制这一增加集成收发器芯片上的接收器端口数目的趋势，在收发器芯片外部的低噪声放大器(LNA)例如可用于减小通信设备、系统、电路板或平台的复杂性。外部LNA缓解了对收发器的输入接收器端口的噪声系数的要求，但是也增加了对更大的线性度措施的需求。对输入端口的另一需求是非常宽带的输入匹配，因为用于不同的载波带的输入端口处于外部LNA上，而外部LNA的输出例如可以在430MHz到约6GHz或更高的范围内变化。集成收发器输入端口应当能够在整个频率范围内工作。上述解决方案避免了复杂的无源网络，并包括通过提供低输入阻抗(例如，约1/gm，其中gm是用于放大的输入晶体管的跨导)来提供非常宽带的输入阻抗匹配的共栅放大器。在一个示例中，高线性推挽电流复用共栅低噪声放大器(其在通信设备中在RF收发器衬底或芯片的外部)包括PMOS晶体管和NMOS晶体管。在共栅配置或拓扑中这些晶体管彼此并联耦接，其中放大器的栅端或控制触头被连接到地(或连接到“公共”连接)并可以接收用于控制操作的偏压，漏端是输出点，源端是输入点。因此，每个晶体管的栅端用作控制触头，每个晶体管的漏端用作输出触头，每个晶体管的源端用作输入触头。输入信号(例如，射频输入、宽带输入信号或类似物)被施加于输入点(该输入点耦接到两个晶体管的源端)，并经由连接路径在大致同一时间(同时地或并发地)被接收。每个晶体管的源端通过同一路径耦接在一起。此外，两个晶体管的漏端附接到彼此，以提供对耦接在该处的输出级的高输出阻抗。此外，这两个晶体管(例如，PMOS和NMOS)共享来自DC电源的相同路径，因此复用来自电源的相同电流并减少功率消耗。推挽放大器的两个晶体管还能够总体上提供放大增益而不提高电流消耗。也就是说，放大器的两个晶体管的放大被相加(在NMOS晶体管和PMOS
晶体管上跨导是gmn+gmp)而没有额外的电流消耗。下面参考附图进一步描述本公开的另外的方面和细节。图1示出具有用户设备101的无线通信环境100，该用户设备101将输入信号(例如，射频(RF)输入)的放大过程移到RF收发器或收发器芯片外，以进一步降低功耗、芯片面积、芯片成本并减小LO路由的复杂性。无线通信环境100的用户设备或通信设备101例如包括外部输入级和作为集成RF收发器108芯片的内部输入级，其中外部输入级具有双工器103和外部放大器102，内部输入级用于处理来自不同的载波118、120的不同的宽带输入信号。通信环境100包括网络设备112和例如经由空中接口的下行链路端口114和上行链路端口116通信地耦接到网络设备112的用户设备或其它的通信设备101。RF收发器108例如包括集成收发器芯片，集成收发器芯片包括具有一个或多个放大器107、109(例如，低噪声放大器)的放大器级，这一个或多个放大器107、109的数量对应于不同类型的载波组分(例如，载波组分118、120)的数量。至少两个接收器处理链119例如被独立地耦接到两个放大器107和109，放大器107和109放大来自不同的载波组分118、120的、沿相应的处理链的信号。每个接收器处理链119包括用于对来自锁相环(PLL)123的本地振荡器(LO)分布路径的LO信号进行混频的混频器111或113，并且还将经混频的信号提供给每个接收器处理链的处理组件115或117。处理组件115或117例如还包括耦接到数字基带处理器110的一个或多个不同的信号处理组件(例如，滤波器、模拟数字转换器或其它组件)，数字基带处理器110例如可以与RF收发器108分离、部分集成或完全集成。网络设备11本文档来自技高网...

【技术保护点】
一种放大器，包括：输入端，被配置为接收输入信号；输出端，被配置为驱动输出信号；第一晶体管，包括耦接到所述输入端的第一输入触点和耦接到所述输出端的第一输出触点；第二晶体管，包括耦接到所述输入端的第二输入触点和耦接到所述第一晶体管的第一输出触点和所述输出端的第二输出触点；电流偏置组件，耦接到所述第一晶体管的第一输入触点，并被配置为沿相同的路径向所述第一晶体管和所述第二晶体管提供偏置电流；电容器组件，耦接在所述第一晶体管的第一输入触点和所述第二晶体管的第二输入触点之间，并被配置为短接所述第一输入触点和所述第二输入触点之间的、在工作频率范围内的所述输入信号并且向所述第一输入触点和所述第二输入触点提供所述输入信号。

【技术特征摘要】
2015.02.24 US 14/629,7931.一种放大器，包括：输入端，被配置为接收输入信号；输出端，被配置为驱动输出信号；第一晶体管，包括耦接到所述输入端的第一输入触点和耦接到所述输出端的第一输出触点；第二晶体管，包括耦接到所述输入端的第二输入触点和耦接到所述第一晶体管的第一输出触点和所述输出端的第二输出触点；电流偏置组件，耦接到所述第一晶体管的第一输入触点，并被配置为沿相同的路径向所述第一晶体管和所述第二晶体管提供偏置电流；电容器组件，耦接在所述第一晶体管的第一输入触点和所述第二晶体管的第二输入触点之间，并被配置为短接所述第一输入触点和所述第二输入触点之间的、在工作频率范围内的所述输入信号并且向所述第一输入触点和所述第二输入触点提供所述输入信号。2.如权利要求1所述的放大器，还包括：电感器组件，耦接到所述输入端并被配置为针对所述偏置电流提供DC路径。3.如权利要求1所述的放大器，其中，所述电流偏置组件包括第三晶体管、集成电阻器或集成电感器，所述第三晶体管、集成电阻器或集成电感器被配置作为沿所述相同的路径向所述第一晶体管和所述第二晶体管提供所述偏置电流的电流源。4.如权利要求1所述的放大器，其中，所述输出端耦接在位于所述第一输出触点和所述第二输出触点之间的输出节点处，该输出节点的电势在第一电源电平和第二电源电平之间，所述第二电源电平不同于所述第一电源电平。5.如权利要求1所述的放大器，还包括：反馈路径，耦接在所述输出端和所述第一晶体管的第一控制触点之间，或者耦接在所述输出端和所述第二晶体管的第二控制触点之间，其中
\t所述反馈路径被配置为基于参考电压分别控制对所述第一晶体管的第一偏置或对所述第二晶体管的第二偏置，其中所述第一控制触点被配置为接收所述第一偏置，所述第二控制触点被配置为接收不同于所述第一偏置的所述第二偏置。6.如权利要求5所述的放大器，其中，所述反馈路径包括共模反馈放大器，该共模反馈放大器包括：第一输入点，耦接到所述输出端；第二输入点，耦接到所述参考电压；以及输出点，耦接到所述第一控制触点或所述第二控制触点，其中所述第一控制触点和所述第二控制触点分别包括所述第一晶体管的栅触点和所述第二晶体管的栅触点。7.如权利要求1所述的放大器，其中，所述第一晶体管和所述第二晶体管被配置为都放大所述输入信号并沿所述相同的电流路径复用电流。8.如权利要求1所述的放大器，其中，所述第一输入触点和所述第二输入触点包括所述第一晶体管的源触点和所述第二晶体管的源触点，并且所述第一输出触点和所述第二输出触点包括漏触点，并且其中所述第一晶体管和所述第二晶体管分别包括不同PMOS和NMOS晶体管类型的FET晶体管。9.如权利要求1-8中任一项所述的放大器，其中，所述第一晶体管和所述第二晶体管在共栅配置中被耦接在一起，作为被配置用于改变输入阻抗的电流复用共栅低噪声放大器。10.一种通信系统，包括：输入组件，被配置为接收或发送一个或多个输入信号，所述输入组件包括：基带处理器，集成在单个衬底上并被配置为处理所述一个或多个输入信号；放大器，布置为共栅配置并被配置为匹配所述一个或多个输入信号的输入阻抗，所述放大器包括：放大器输入端，被配置为接收所述一个或多个输入信号；放大器输出端，被配置为基于所述一个或多个输入信号提供具有增益的输出信号；推级，包括经由电流路径耦接到电流供应的第一晶体管类型的第一晶体管；拉级，包括经由所述电流路径耦接到所述推级和所述电流供应的第二晶体管类型的第二晶体管；以及电容器组件，耦接在所述第一晶体管的输入触点和所述第二晶体管的输入触点之间，被配置为向所述推级和所述拉级在工作频率范围内提供所述一个或多个输入信号。11.如权利要求10所述的通信系统，其中，所述第一晶体管包括：第一源触点，经由所述电容器组件耦接到所述放大器输入端和所述第二晶体管的第二源触点；以及第一漏触点，经由输出节点耦接到所述第二晶体管的第二漏触点；其中所述放大器被配置为在所述放大器输出端处经由所述输出节点提供具...

【专利技术属性】
技术研发人员：瓦迪姆·伊萨科夫，康拉德·赫希，赫伯特·施托金格，哈拉尔德·多普科，
申请(专利权)人：英特尔IP公司，
类型：发明
国别省市：美国;US