锁存器电路及其操作方法技术

本发明专利技术的实施例提供了一种锁存器电路，包括：第一输入节点；第二输出节点；第一输出节点；第二输出节点；第一开关器件，耦接在第一输出节点与第二输出节点之间；以及第一放大电路，与第一输入节点、第二输入节点、第一输出节点和第二输出节点耦接。第一开关器件被配置为：响应于时钟信号的第一状态而闭合，并且响应于时钟信号的第二状态而断开。第一放大电路被配置为：响应于时钟信号的第一状态，基于第一输入节点和第二输入节点的电压电平，在第一开关器件的两端之间产生电压差值。本发明专利技术还提供了一种操作锁存器电路的方法。

【技术实现步骤摘要】

本专利技术总体涉及电子器件领域，更具体地，涉及锁存器电路及其操作方法。
技术介绍
锁存器电路是被配置为保持逻辑值形式的输入信号或对该输入信号进行重新定时的电路。在一些应用(诸如包括通信和高性能计算的混合信号电路应用)中，锁存器电路用于处理具有10Gb/s或以上的数据速率的信号。在这种应用中，通常使用电流模式逻辑(CML)锁存器电路。然而，在许多应用中，CML锁存器电路具有直流(DC)电源路径并且比互补金属氧化物半导体(CMOS)锁存电路消耗更多的功率。
技术实现思路
根据本专利技术的一个方面，提供了一种锁存器电路，包括：第一电源节点，被配置为承载第一电源电压；第二电源节点，被配置为承载第二电源电压；第一输入节点；第二输入节点；第一输出节点；第二输出节点；第一开关器件，耦接在第一输出节点与第二输出节点之间，第一开关器件被配置为：响应于时钟信号的第一状态而闭合，并且响应于时钟信号的第二状态而断开；以及第一放大电路，与第二电源节点、第一输入节点、第二输入节点、第一输出节点和第二输出节点耦接，第一放大电路被配置为：响应于时钟信号的第一状态，基于第一输入节点和第二输入节点的电压电平，在第一开关器件的两端之间产生第一电压差值，第一电压差值的绝对值小于第一电源电压与第二电源电压之间的第二电压差值的绝对值。优选地，该锁存器电路还包括：第二放大电路，与第一电源节点、第一输出节点和第二输出节点耦接。第二放大电路包括：第一晶体管，具有
与第一电源节点耦接的源极、与第二输出节点耦接的漏极和与第一输出节点耦接的栅极；以及第二晶体管，具有与第一电源节点耦接的源极、与第一输出节点耦接的漏极和与第二输出节点耦接的栅极。优选地，第一晶体管和第二晶体管是P型晶体管。优选地，第一放大电路包括：第一晶体管，具有源极、与第二输出节点耦接的漏极和栅极；第二晶体管，具有与第一晶体管的源极耦接的源极、与第一输出节点耦接的漏极和栅极；第二开关器件，耦接在第一晶体管的栅极与第一输入节点之间，第二开关器件被配置为：响应于时钟信号的第一状态而闭合，并且响应于时钟信号的第二状态而断开；以及第三开关器件，耦接在第二晶体管的栅极与第二输入节点之间，第三开关器件被配置为：响应于时钟信号的第一状态而闭合，并且响应于时钟信号的第二状态而断开。优选地，第一晶体管的源极和第二晶体管的源极与第二电源节点电耦接。优选地，第一晶体管和第二晶体管是N型晶体管。优选地，第一放大电路包括：第一晶体管，具有源极、与第二输出节点耦接的漏极和栅极；第二晶体管，具有与第一晶体管的源极耦接的源极、与第一输出节点耦接的漏极和栅极；第二开关器件，耦接在第一晶体管的源极与第二电源节点之间，第二开关器件被配置为：响应于时钟信号的第二状态而闭合，并且响应于时钟信号的第一状态而断开。优选地，第一晶体管的栅极与第一输入节点电耦接，以及第二晶体管的栅极与第二输入节点电耦接。优选地，第一晶体管和第二晶体管是N型晶体管。根据本专利技术的另一方面，提供了一种触发器电路，包括：第一电源节点，被配置为承载第一电源电压；第二电源节点，被配置为承载第二电源电压；第一锁存器电路，包括：第一输入节点；第二输入节点；第一输出节点；第二输出节点；第一开关器件，耦接在第一输出节点与第二输出节点之间，第一开关器件被配置为：响应于时钟信号的第一状态而闭合，并且响应于时钟信号的第二状态而断开从而处于高阻抗状态；和第一放大电
路，与第二电源节点、第一输入节点、第二输入节点、第一输出节点和第二输出节点耦接，第一放大电路被配置为：响应于时钟信号的第一状态，基于第一输入节点和第二输入节点的电压电平，在第一开关器件的两端之间产生第一电压差值，并且第一电压差值的绝对值小于第一电源电压与第二电源电压之间的第二电压差值的绝对值；第二锁存器电路，包括：第三输入节点，与第二输出节点电耦接；第四输入节点，与第一输出节点电耦接；第三输出节点；第四输出节点；和第二开关器件，耦接在第三输出节点与第四输出节点之间，第二开关器件被配置为：响应于时钟信号的第二状态而闭合，并且响应于时钟信号的第一状态而断开。优选地，第一放大电路包括：第一晶体管，具有与第二电源节点电耦接的源极、与第二输出节点耦接的漏极和栅极；第二晶体管，具有与第一晶体管的源极耦接的源极、与第一输出节点耦接的漏极和栅极；第三开关器件，耦接在第一晶体管的栅极与第一输入节点之间，第三开关器件被配置为：响应于时钟信号的第一状态而闭合，并且响应于时钟信号的第二状态而断开；以及第四开关器件，耦接在第二晶体管的栅极与第二输入节点之间，第四开关器件被配置为：响应于时钟信号的第一状态而闭合，并且响应于时钟信号的第二状态而断开。优选地，第一放大电路包括：第一晶体管，具有源极、与第二输出节点耦接的漏极和与第一输入节点耦接的栅极；第二晶体管，具有与第一晶体管的源极耦接的源极、与第一输出节点耦接的漏极和与第二输入节点电耦接的栅极；以及第三开关器件，耦接在第一晶体管的源极与第二电源节点之间，第三开关器件被配置为：响应于时钟信号的第二状态而闭合，并且响应于时钟信号的第一状态而断开。优选地，第二锁存器电路还包括：第二放大电路，与第二电源节点、第三输入节点、第四输入节点、第三输出节点和第四输出节点耦接，第二放大电路被配置为：响应于时钟信号的第二状态，基于第三输入节点和第四输入节点处的电压电平，在第二开关器件的两端之间产生第三电压差值，第三电压差值的绝对值小于第二电压差值的绝对值。优选地，第二放大电路包括：第一晶体管，具有与第二电源节点电耦
接的源极、与第四输出节点耦接的漏极和栅极；第二晶体管，具有与第一晶体管的源极耦接的源极、与第三输出节点耦接的漏极和栅极；第三开关器件，耦接在第一晶体管的栅极与第三输入节点之间，第三开关器件被配置为：响应于时钟信号的第二状态而闭合，并且响应于时钟信号的第一状态而断开；以及第四开关器件，耦接在第二晶体管的栅极与第四输入节点之间，第四开关器件被配置为：响应于时钟信号的第二状态而闭合，并且响应于时钟信号的第一状态而断开。优选地，第二锁存器电路的第二放大电路包括：第一晶体管，具有源极、与第二锁存器电路的第四输出节点耦接的漏极以及与第三输入节点电耦接的栅极；第二晶体管，具有与第一晶体管的源极耦接的源极、与第三输出节点耦接的漏极和与第四输入节点电耦接的栅极；以及第三开关器件，耦接在第一晶体管的源极与第二电源节点之间，第三开关器件被配置为：响应于时钟信号的第一状态而闭合，并且响应于时钟信号的第二状态而断开。根据本专利技术的又一方面，提供了一种方法，包括：响应于时钟信号的第一状态，闭合第一开关器件，第一开关器件耦接在第一锁存器电路的第一输出节点与第一锁存器电路的第二输出节点之间；响应于时钟信号的第一状态，基于第一锁存器电路的第一输入节点和第一锁存器电路的第二输入节点的电压电平，通过第一放大电路在第一输出节点与第二输出节点之间产生第一电压差值；响应于时钟信号的第二状态，断开第一开关器件；以及响应于时钟信号的第二状态，基于第一电压差值，通过第二放大电路在第一输出节点和第二输出节点之间产生第二电压差值，第一电压差值的绝对值小于第二电压差值的绝对值。优选地，该方法还包括：响应于时钟信号的第一状态，闭合第本文档来自技高网...

【技术保护点】
一种锁存器电路，包括：第一电源节点，被配置为承载第一电源电压；第二电源节点，被配置为承载第二电源电压；第一输入节点；第二输入节点；第一输出节点；第二输出节点；第一开关器件，耦接在所述第一输出节点与所述第二输出节点之间，所述第一开关器件被配置为：响应于时钟信号的第一状态而闭合，并且响应于所述时钟信号的第二状态而断开；以及第一放大电路，与所述第二电源节点、所述第一输入节点、所述第二输入节点、所述第一输出节点和所述第二输出节点耦接，所述第一放大电路被配置为：响应于所述时钟信号的第一状态，基于所述第一输入节点和所述第二输入节点的电压电平，在所述第一开关器件的两端之间产生第一电压差值，所述第一电压差值的绝对值小于所述第一电源电压与所述第二电源电压之间的第二电压差值的绝对值。

【技术特征摘要】
2015.02.25 US 14/630,9411.一种锁存器电路，包括：第一电源节点，被配置为承载第一电源电压；第二电源节点，被配置为承载第二电源电压；第一输入节点；第二输入节点；第一输出节点；第二输出节点；第一开关器件，耦接在所述第一输出节点与所述第二输出节点之间，所述第一开关器件被配置为：响应于时钟信号的第一状态而闭合，并且响应于所述时钟信号的第二状态而断开；以及第一放大电路，与所述第二电源节点、所述第一输入节点、所述第二输入节点、所述第一输出节点和所述第二输出节点耦接，所述第一放大电路被配置为：响应于所述时钟信号的第一状态，基于所述第一输入节点和所述第二输入节点的电压电平，在所述第一开关器件的两端之间产生第一电压差值，所述第一电压差值的绝对值小于所述第一电源电压与所述第二电源电压之间的第二电压差值的绝对值。2.根据权利要求1所述的锁存器电路，还包括：第二放大电路，与所述第一电源节点、所述第一输出节点和所述第二输出节点耦接，所述第二放大电路包括：第一晶体管，具有与所述第一电源节点耦接的源极、与所述第二输出节点耦接的漏极和与所述第一输出节点耦接的栅极；以及第二晶体管，具有与所述第一电源节点耦接的源极、与所述第一输出节点耦接的漏极和与所述第二输出节点耦接的栅极。3.根据权利要求2所述的锁存器电路，其中，所述第一晶体管和所述第二晶体管是P型晶体管。4.根据权利要求1所述的锁存器电路，其中，所述第一放大电路包括：第一晶体管，具有源极、与所述第二输出节点耦接的漏极和栅极；第二晶体管，具有与所述第一晶体管的源极耦接的源极、与所述第一输出节点耦接的漏极和栅极；第二开关器件，耦接在所述第一晶体管的栅极与所述第一输入节点之间，所述第二开关器件被配置为：响应于所述时钟信号的第一状态而闭合，并且响应于所述时钟信号的第二状态而断开；以及第三开关器件，耦接在所述第二晶体管的栅极与所述第二输入节点之间，所述第三开关器件被配置为：响应于所述时钟信号的第一状态而闭合，并且响应于所述时钟信号的第二状态而断开。5.根据权利要求4所述的锁存器电路，其中，所述第一晶体管的源极和所述第二晶体管的源极与所述第二电源节点电耦接。6.根据权利要求4所述的锁存器电路，其中，所述第一晶体管和所述第二晶体管是N型晶体管。7.一种触发器电路，包括：第一电源节点，被配置为承载第一电源电压；第二电源节点，被配置为承载第二电源电压；第一锁存器电路，包括：第一输入节点；第二输入节点；第一输出节点；第二输出节点；第一开关器件，耦接在所述第一输出节点与所述第二输出节点之间，所述第一开关器件被配置为：响应于时钟信号的第一状态而闭合...

【专利技术属性】
技术研发人员：黄琮靖，陈建宏，黃明杰，林志昌，杨天骏，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71