非重叠电路和高压驱动电路制造技术

本发明专利技术公开一种非重叠电路和高压驱动电路。该非重叠电路，包括第一非重叠单元；所述第一非重叠单元包括串联的第一PMOS管、第一电阻和第一NMOS管；所述第一PMOS管的栅极接第一信号输入端，源极接高电位供应端，漏极连接在所述第一电阻和第一信号输出端之间；所述第一NMOS管的栅极接第二信号输入端，源极接低电位供应端；漏极连接在所述第一电阻和第二信号输出端之间。该高压驱动电路包括反相电路、与反相电路相连的非重叠电路和与非重叠电路相连的驱动桥电路。该非重叠电路结构简单，所采用的元器件较少，有利于节省成本和占用面积。该高压驱动电路可有效避免驱动桥电路中的漏电流过大，而影响驱动桥电路的正常工作。

【技术实现步骤摘要】

本专利技术涉及高压集成电路领域，尤其一种非重叠电路和高压驱动电路。
技术介绍
高压集成电路技术是现代电力电子
内一种不可或缺的技术,它越来越多的被应用在功率MOSFET、IGBT的驱动领域。高压集成电路是一种由各种保护电路、低压控制电路和高压功率器件组成的栅极驱动电路，高压集成电路通过对PWM信号进行处理后控制功率器件导通和关断，完成功率的变换，也就完成了弱电控制强电的过程，因此它是一种将电力电子与半导体技术完美相结合的技术，并由此显著的提高了整机的集成度和稳定性，具有集成密度高、体积小、速度快、功耗低等优点，高压集成电路逐渐取代传统的分立器件成为一种新趋势。高压集成电路要完成对功率MOSFET或IGBT的驱动，这就要求驱动电路要有一定的驱动能力。驱动电路输出端的灌电流和拉电流的能力是受N型和P型金属氧化物半导体场效应晶体管的宽长比的大小所影响，而N型和P型金属氧化物半导体场效应晶体管不能同时导通，否则会因非同相的PMOS管和NMOS管同时导通而造成的电路短路的严重风险，针对这种电路风险我们可以采用非重叠电路产生两个不同时序的方波信号来驱动PMOS管和NMOS管，以避免出现PMOS管 和NMOS管同时导通而产生瞬间流向地的大电流，产生大的开关损耗。如图1所示，现有高压集成电路中的高压驱动电路100包括设置在高电位供应端VB和低电位供应端VS之间的非重叠电路130、PMOS管P10和NMOS管N10；非重叠电路130的一输出端131与PMOS管P10的栅极相连，另一输出端132与NMOS管的栅极相连；PMOS管P10的漏极和NMOS管N10的漏极接在一起构成驱动电路100的信号输出端OUT。如图2所示，非重叠电路130包括与非门U1、或非门U2、反相器U3、U4、U5、U6、U7和U8。其中，与非门U1的一输入端接驱动电路100的信号输入端IN，另一输入端接非重叠电路130的输出端132，输出端与串联的反相器U3、U5和U7相连，反相器U7的输出端为非重叠电路130的一输出端131。或非门U2的一输入端接驱动电路100的信号输入端IN，另一输入端接非重叠电路130的输出端131，输出端与串联的反相器U4、U6和U8相连，反相器U8的输出端为非重叠电路130的一输出端132。如图3所示，与非门U1包括与一输入端相连的PMOS管P11和NMOS管N11，与另一输入端相连的PMOS管P12和NMOS管N12，PMOS管P11、PMOS管P12和NMOS管N12的漏极接在一起构成与非门U1的输出端。如图4所示，或非门U2包括与一输入端相连的PMOS管P21和NMOS管N21，与另一输入端相连的PMOS管P22和NMOS管N22，PMOS管P22、NMOS管N21和NMOS管N22的漏极接在一起构成或非门U2的输出端。如图5所示，反相器U3、U4、U5、U6、U7和U8均包括PMOS管P31和NMOS管N31。现有高压驱动电路的非重叠电路由逻辑门电路和反相器电路组成，所用的MOS管比较多，占用的面积较大，且产生的漏电流比较大，因此所需的功耗也比较大。
技术实现思路
本专利技术要解决的技术问题在于，针对现有高压驱动电路的非重叠电路存在的问题，提供一种结构简单、元器件少且占用面积小的非重叠电路和高压驱动电路。本专利技术解决其技术问题所采用的技术方案是：一种非重叠电路，连接在高电位供应端和低电位供应端之间，包括第一非重叠单元；所述第一非重叠单元包括串联的第一PMOS管、第一电阻和第一NMOS管；所述第一PMOS管的栅极接第一信号输入端，源极接高电位供应端，漏极连接在所述第一电阻和第一信号输出端之间；所述第一NMOS管的栅极接第二信号输入端，源极接低电位供应端；漏极连接在所述第一电阻和第二信号输出端之间。优选地，所述第一电阻是可调电阻。优选地，还包括第二非重叠单元；所述第二非重叠单元包括串联第二PMOS管、第二电阻和第二NMOS管；所述第二PMOS管的栅极接第三信号输入端，源极接高电位供应端，漏极连接在所述第二电阻与所述第一信号输入端之间；所述第二NMOS管的栅极接所述第三信号输入端，源极接低电位供应端，漏极连接在所述第二电阻与所述第二信号输入端之间。优选地，所述第二电阻是可调电阻。本专利技术还提供一种高压驱动电路，连接在所述高电位供应端和低电位供应端之间，包括反相器电路、非重叠电路和驱动桥电路；所述反相器电路，与第四信号输入端相连，用于对所述第四信号输入端输入的信号进行反相处理，形成反向信号；所述非重叠电路，与所述反相器电路相连，用于对所述反向信号进行处 理，形成死区时间；所述驱动桥电路，与所述非重叠电路和第三信号输出端相连，用于对所述反相信号进行处理，以形成驱动电流并通过所述第三信号输出端输出。优选地，所述驱动桥电路包括驱动PMOS管和驱动NMOS管；所述驱动PMOS管的栅极与所述第一信号输出端相连，源极与所述高电位供应端相连，漏极连接在所述驱动NMOS管的漏极和所述第三信号输出端之间；所述驱动NMOS管的栅极与所述第二信号输出端相连，源极与所述低电位供应端相连，漏极连接在所述驱动PMOS管的漏极和所述第三信号输出端之间。优选地，所述反相器电路包括反相PMOS管和反相NMOS管；所述反相PMOS管的栅极与第四信号输入端相连，源极与所述高电位供应端相连，漏极连接在所述反相NMOS管的漏极和所述第三信号输入端之间；所述反相NMOS管的栅极与所述第四信号输入端相连，源极与所述低电位供应端相连，漏极连接在所述反相PMOS管与所述第三信号输入端之间。本专利技术与现有技术相比具有如下优点：本专利技术所提供的非重叠电路包括串联的第一PNOS管、第一电阻和第一NMOS管，结构简单、所采用的元器件较少，占用面积小，有利于节省成本。本专利技术所提供的高压驱动电路中，通过反相器电路与驱动桥电路配合，以保证第四信号输入端输入的信号和第三信号输出端的输出信号同相；设置在反相器电路与驱动桥电路之间的非重叠电路，用于形成死区时间，使反相信号形成不同时序的方波信号，从而避免驱动桥电路中的漏电流过大而损坏驱动桥电路。并且该非重叠电路结构简单，所采用的元器件较少，占用面积小且有利于节省成本。附图说明下面将结合附图及实施例对本专利技术作进一步说明，附图中：图1是现有技术中驱动电路的电路图。图2是现有技术中非重叠电路的电路图。图3是现有技术中与非门U1的电路图。图4是现有技术中或非门U2的电路图。图5是现有技术中反相器U3、U4、U5、U6、U7和U8的电路图。图6是本专利技术实施例1中的高压驱动电路的电路图。图7是本专利技术实施例2中的高压驱动电路的电路图。图8是图7中高压驱动电路的时序图。图中：10、反相器电路；P4、反相PMOS管；N4、反相NMOS管；20、非重叠电路；21、第一非重叠单元；P2、第一PMOS管；N2、第一NMOS管；R1、第一电阻；22、第二非重叠单元；P3、第二PMOS管；N3、第二NMOS管；R2、第二电阻；30、驱动桥电路；P1、驱动PMOS管；N1、驱动NMOS管；310、第一信号输入端；320、第二信号输入端；330、第一信号输出端；340、第二信号输出端；300、第三信号输入端。具体实施方式为了对本专利技术的技术特征、目的和效果有更加清楚的理解本文档来自技高网...

【技术保护点】
一种非重叠电路，连接在高电位供应端(VB)和低电位供应端(VS)之间，其特征在于，包括第一非重叠单元(21)；所述第一非重叠单元(21)包括串联的第一PMOS管(P2)、第一电阻(R1)和第一NMOS管(N2)；所述第一PMOS管(P2)的栅极接第一信号输入端(310)，源极接高电位供应端，漏极连接在所述第一电阻(R1)和第一信号输出端(330)之间；所述第一NMOS管(N2)的栅极接第二信号输入端(320)，源极接低电位供应端(VS)；漏极连接在所述第一电阻(R1)和第二信号输出端(340)之间。

【技术特征摘要】
1.一种非重叠电路，连接在高电位供应端(VB)和低电位供应端(VS)之间，其特征在于，包括第一非重叠单元(21)；所述第一非重叠单元(21)包括串联的第一PMOS管(P2)、第一电阻(R1)和第一NMOS管(N2)；所述第一PMOS管(P2)的栅极接第一信号输入端(310)，源极接高电位供应端，漏极连接在所述第一电阻(R1)和第一信号输出端(330)之间；所述第一NMOS管(N2)的栅极接第二信号输入端(320)，源极接低电位供应端(VS)；漏极连接在所述第一电阻(R1)和第二信号输出端(340)之间。2.根据权利要求1所述的非重叠电路，其特征在于，所述第一电阻(R1)是可调电阻。3.根据权利要求1所述的非重叠电路，其特征在于，还包括第二非重叠单元(22)；所述第二非重叠单元(22)包括串联第二PMOS管(P3)、第二电阻(R2)和第二NMOS管(N3)；所述第二PMOS管(P3)的栅极接第三信号输入端(300)，源极接高电位供应端(VB)，漏极连接在所述第二电阻(R2)与所述第一信号输入端(310)之间；所述第二NMOS管(N3)的栅极接所述第三信号输入端(300)，源极接低电位供应端(VS)，漏极连接在所述第二电阻(R2)与所述第二信号输入端(320)之间。4.根据权利要求3所述的非重叠电路，其特征在于，所述第二电阻(R2)是可调电阻。5.一种高压驱动电路，连接在所述高电位供应端(VB)和低电位供应端(VS)之间，其特征在于，包括反相器电路(10)、权利要求1-4任一项所述的非重叠电路(20)和驱动桥电路(30)；所...

【专利技术属性】
技术研发人员：高舰艇，高存旗，刘杰，
申请(专利权)人：深圳芯能半导体技术有限公司，
类型：发明
国别省市：广东;44