半导体存储器装置制造方法及图纸

技术编号:13633068 阅读:105 留言:0更新日期:2016-09-02 15:28
本发明专利技术涉及半导体存储器装置。提供一种能进行高精度数据检索的半导体存储器装置。每个存储器单元都能保持两位信息并包括第一单元和第二单元。该半导体存储器装置进一步包括传送检索数据的匹配线和检索线对。该半导体存储器装置进一步包括基于保持在第一和第二单元中的信息和由检索线对传送的检索数据之间的比较结果来驱动匹配线的逻辑运算单元,和驱动检索线对的检索线驱动器。在将检索线对预充电到第一电压和第二电压之间的第三电压的状态下,该检索线驱动器根据检索数据分别将包括在检索线对中的一个检索线和另一个检索线驱动到第一和第二电压。

【技术实现步骤摘要】
相关申请的交叉引用2015年2月25日提出的日本专利申请No.2015-035377的公开,包括说明书、附图和摘要,通过引用的方式将其作为整体合并于此。
本专利技术涉及一种半导体存储器装置,尤其涉及一种三态内容可寻址存储器(TCAM)。
技术介绍
近年来,随着互联网的广泛使用,增加了对具有地址检索功能的内容可寻址存储器(CAM)、特别是对包括每个都能保持三个值0、1和X的存储器单元的三态内容可寻址存储器(TCAM)的需求。在许多情况下,将TCAM用于片上系统(SoC)领域中,特别是用于系统LSI诸如路由器、网络交换机中(见日本未审专利申请公开No.2003-272386和2002-373494、美国专利No.6154384、日本未审专利申请公开No.2003-141879和平7(1995)-220483、日本未审专利申请公开(PCT申请的译本)No.2005-501369)。
技术实现思路
近年来,TCAM的存储器容量不断增加和TCAM需要更高的集成密度来制造。TCAM包括用于传送检索数据的检索线,并根据保持在存储器单元中的数据和检索数据之间的比较结果是否匹配,通过检测其电位的变化的匹配线的电位的变化能够确定数据检索结果。在上述方面,存在匹配线的电位受匹配线和传送检索数据的检索线之间的耦合电容的影响而变化的可能性。这可能会使数据检索结果难以确定。由于TCAM具有更大的存储器容量,所以增加了耦合到匹配线的存储器单元的数量,以致匹配线的电位的上述变化变得更大。鉴于上述问题做出了本公开,且本公开的目的在于提供一种能进行高精度数据检索操作的半导体存储器装置。从本说明书和附图的描述,本公开的其他目的和新的特征将变得明显。根据本公开的实施例,一种半导体存储器装置包括排列成矩阵的多个存储器单元。每个存储器单元都被配置为能够保持两位信息并包括第一单元和第二单元,其中第一单元被配置为能保持一位信息,第二单元在列方向上邻近第一单元并被配置为能够保持另一位信息。该半导体存储器装置进一步包括:在列方向上延伸并耦合到第一和第二单元两者的位线对;在行方向上延伸并耦合到第一和第二单元中每一个的第一和第二字线;在行方向上延伸的匹配线;以及在列方向上延伸的传送用于数据检索的检索数据的检索线对。该半导体存储器装置进一步包括:逻辑运算单元,其耦合到检索线对和匹配线以基于保持在第一和第二单元中的信息和由检索线对传送的检索数据之间的比较结果来驱动匹配线;和对应于检索对提供的驱动检索线对的检索线驱动器。在该半导体存储器装置中,在将检索线对预充电到第一电压和第二电压之间的第三电压的状态下,检索线驱动器根据检索数据分别将包括在检索线对中的一个检索线和另一检索线驱动到第一和第二电压。根据本公开的实施例,在将检索线对预充电到第一电压和第二电压之间的第三电压的状态下,检索线驱动器根据检索数据分别将包括在检索线对中的一个检索线和另一检索线驱动到第一和第二电压。这
抑制了匹配线的电位的变化以支持高精度数据检索操作。附图说明图1是示出根据本公开的第一实施例的半导体存储器装置100的近似配置的框图。图2是示出根据第一实施例的存储器单元MC0#0的配置的电路图。图3是示出图1示出的存储器阵列的一部分的布局的图。图4是用于说明根据第一实施例的存储器单元操作的图。图5是用于说明根据第一实施例的检索线对和电源线VSL的数据检索之前的电位的图。图6是用于说明根据第一实施例的数据检索中的电位变化的图。图7是示出根据第一实施例的修改示例1的存储器单元MCP0#0的配置的电路图。图8是示出根据第二实施例的半导体存储器装置的近似配置的框图。图9是示出存储器阵列MA1中的彼此邻近的存储器单元MC0#0和MC0#1之间的关系的电路图。图10是用于说明根据第二实施例的存储器单元操作的图。图11是示出根据第二实施例的存储器阵列中的阱、扩散区FL、多晶硅PO和接触孔CT的布局的平面图。图12是示出根据第二实施例的存储器阵列中的形成的用于耦合到第一和第二金属布线层的接触孔CT的布局的平面图。图13是示出根据第二实施例的存储器阵列中的接触孔CT和第二金属布线层的布局的平面图。图14是示出根据第二实施例的形成的用于耦合在第二金属布线层和上层之间的接触孔的布局的平面图。图15是示出根据第二实施例的第三金属布线层和接触孔的布局的平面图。图16A和16B是用于说明根据第三实施例的在预充电&编码电路
108中读出数据的电路配置的图。图17是用于说明根据第四实施例的存储器阵列的一部分的布局的图。图18A和18B是用于说明根据第四实施例的电源线驱动器VSLD的配置的图。具体实施方式参考附图,将详细描述本专利技术的实施例。在下列描述中所提到的附图中,相同部分用相同的参考数字和符号表示,且将不重复描述这种相同的部分。第一实施例图1是示出根据本公开第一实施例的半导体存储器装置100的近似配置的框图。参考图1,该半导体存储器装置100包括行解码器102、写入电路106、检索驱动器104、预充电&编码电路108和存储器阵列MA0。行解码器102接收地址信号A<0:2>和激活字线WL0至WL 7。写入电路106根据输入数据DI0驱动位线对BL0-/BL0,并根据输入数据DI1驱动位线对BL1-/BL1。检索驱动器104根据检索数据信号SDI0驱动检索线对SL0-/SL0,并根据检索数据信号SDI1驱动检索线对SL1-/SL1。存储器阵列MA0包括排列成矩阵的多个存储器单元。存储器阵列MA0还包括字线WL0至WL 7、位线对BL0-/BL0和BL1-/BL1、检索线对SL0-/SL0和SL1-/SL1,和匹配线ML0至ML3。预充电&编码电路108预充电匹配线ML0至ML3,并编码输出到匹配线ML0至ML3的检索结果。在作为简单说明的示例的、图1示出的存储器阵列MA0中,存储器单元以两列的形式排列成4行。即,存储器阵列MA0具有排列在第一列中的存储器单元MC0#0至MC0#3和排列在第二列中的存储器单元MC1#0至MC1#3。“#0”至“#3”指的是以上表示称为入口的地址编号。例如,“#0”表示地址编号0,且当指定数据读取或数据写入操作时,允许一次访问两个TCAM单元MC0#0和MC1#0。每个存储器单元存储二位数据,即,一位是存储数据一位是掩码数据。存储数据是与检索数据比较的对象。掩码数据使得将每位设置为是否使得位经受与检索数据的比较。当从存储器单元读取存储数据或将存储数据写入存储器单元时,激活字线WL0、WL2、WL4和WL6。当从存储器单元读取掩码数据或将掩码数据写入存储器单元时,激活字线WL1、WL3、WL5和WL7。第一列中的存储器单元MC0#0至MC0#3都与位线对BL0-/BL0和与检索线对SL0-/SL0相耦合。第二列中的存储器单元MC1#0至MC1#3都与位线对BL1-/BL1和与检索线对SL1-/SL1相耦合。第一行中的存储器单元MC0#0和MC1#0,即地址#0的存储器单元都与字线WL0和WL1和与匹配线ML0相耦合。同样,第二行中的存储器单元MC0#1和MC1#1都与字线WL2和WL3和与匹配线ML1相耦合。第三行中本文档来自技高网
...

【技术保护点】
一种半导体存储器装置,包括被排列成矩阵的多个存储器单元,每个所述存储器单元被配置为能保持两位信息并且包括第一单元和第二单元,其中,所述第一单元被配置为能保持一位信息,所述第二单元在列方向上邻近所述第一单元并且被配置为能保持另一位信息,所述半导体存储器装置进一步包括:位线对,所述位线对在所述列方向上延伸,并且被耦合到所述第一单元和所述第二单元这两者;第一字线和第二字线,所述第一字线和所述第二字线沿行方向延伸,并且被耦合到所述第一单元和所述第二单元中的每一个;匹配线,所述匹配线在所述行方向上延伸;检索线对,所述检索线对在所述列方向上延伸,以传送用于数据检索的检索数据;逻辑运算单元,所述逻辑运算单元被耦合到所述检索线对和所述匹配线,以基于在所述第一单元以及所述第二单元中保持的信息和由所述检索线对传送的检索数据之间的比较结果来驱动所述匹配线;以及检索线驱动器,所述检索线驱动器以对应于所述检索线对的方式来被提供,以驱动所述检索线对,其中,在使所述检索线对被预充电到在第一电压和第二电压之间的第三电压的状态下,所述检索线驱动器根据所述检索数据来分别将包括在所述检索线对中的一个检索线和另一个检索线驱动到所述第一电压和所述第二电压。...

【技术特征摘要】
2015.02.25 JP 2015-0353771.一种半导体存储器装置,包括被排列成矩阵的多个存储器单元,每个所述存储器单元被配置为能保持两位信息并且包括第一单元和第二单元,其中,所述第一单元被配置为能保持一位信息,所述第二单元在列方向上邻近所述第一单元并且被配置为能保持另一位信息,所述半导体存储器装置进一步包括:位线对,所述位线对在所述列方向上延伸,并且被耦合到所述第一单元和所述第二单元这两者;第一字线和第二字线,所述第一字线和所述第二字线沿行方向延伸,并且被耦合到所述第一单元和所述第二单元中的每一个;匹配线,所述匹配线在所述行方向上延伸;检索线对,所述检索线对在所述列方向上延伸,以传送用于数据检索的检索数据;逻辑运算单元,所述逻辑运算单元被耦合到所述检索线对和所述匹配线,以基于在所述第一单元以及所述第二单元中保持的信息和由所述检索线对传送的检索数据之间的比较结果来驱动所述匹配线;以及检索线驱动器,所述检索线驱动器以对应于所述检索线对的方式来被提供,以驱动所述检索线对,其中,在使所述检索线对被预充电到在第一电压和第二电压之间的第三电压的状态下,所述检索线驱动器根据所述检索数据来分别将包括在所述检索线对中的一个检索线和另一个检索线驱动到所述第一电压和所述第二电压。2.根据权利要求1所述的半导体存储器装置,其中,所述逻辑运算单元被耦合在所述匹配线和电源线之间,并且包括第一逻辑单元和第二逻辑单元,以在所述数据检索期间基于在所述第一单元以及所述第二单元中保持的信息和所述检索数据之间的各自比较结果来驱动所述匹配线,以及其中,在数据检索之前,所述电源线被设置为所述第三电压,并且在所述数据检索时,所述电源线被设置为所述第二电压。3.根据权利要求2所述的半导体存储器装置,其中,所述第一逻辑单元包括被串联耦合在所述电源线和所述匹配线之间的第一晶体管和第二晶体管,其中,所述第二逻辑单元包括被串联耦合在所述电源线和所述匹配线之间的第三晶体管和第四晶体管,其中,所述第一晶体管和所述第三晶体管的栅极分别接收在所述第一单元和所述第二单元中保持的信息,以及其中,所述第二晶体管和所述第四晶体管的栅极接收所述检索数据。4.根据权利要求3所述的半导体存储器装置,其中,所述第一晶体管和所述第三晶体管的源极被耦合到所述电源线。5.根据权利要求3所述的半导体存储器装置,其中,所述第二晶体管和所述第四晶体管的源极被耦合到所述电源线。6.根据权利要求1所述的半导体存储器装置,进一步包括以对应于所述检索线对的方式来被提供的以在数据检索之前均衡所述检索线对的均衡器电路。7.一种半导体存储器装置,包括被排列成矩阵的多个存储器单元,每个所述存储器单元被配置为能保持两位信息并且包括第一单元和第二单元,其中,所述第一单元被配置为能保持一位信息,所述第二单元在列方向上邻近所述第一单元并且被配置为能保持另一位信息,所述半导体存储器装置进一步包括:位线对,所述位线对在所述列方向上延伸,并且被耦合到所述第一单元和所述第二单元这两者;第一字线和第二字线,所述第一字线和第二字线沿行方向延伸,并且被耦合到所述第一单元和所述第二单元中的每一个;匹配线,所述匹配线在所述行方向上延伸;逻辑运算单元,所述逻辑运算单元被耦合到所述匹配...

【专利技术属性】
技术研发人员:新居浩二
申请(专利权)人:瑞萨电子株式会社
类型:发明
国别省市:日本;JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1