一种高灵敏度的高速采样器电路制造技术

本发明专利技术提供一种高灵敏度的高速采样器电路，该灵敏采样电路基于灵敏放大器的全差分触发器其主要包括：差分预放大器、灵敏放大器和新型对称锁存器。其特征在于针对传统的灵敏放大器型采样器，在其前级添加预差分放大器，从而对输入信号进行一次预放大，增大了采样器输入的差分幅度且适用于任何速率的信号；后级输出采用对称结构的锁存器，结构简单且保证输出差分时钟信号的对称性。

【技术实现步骤摘要】

本专利技术属于电子电路设计技术，涉及一种高灵敏度的高速采样器电路。
技术介绍
高速采样器电路广泛应用于各种高速传输的接口电路中，在时钟的作用下，对输入信号进行采样，从而提取出相应的数据、边沿信息，供后级判断时钟的超前、滞后信息。它在时钟数据恢复电路中的工作速率最高，需要保证在时钟的作用下采样正确，同时决定了电路的接收灵敏度，其输出信号的质量也影响后级电路的功能，因此是接收器系统中的重要模块。通常，灵敏放大器前采用一级积分放大器来降低高频噪声对采样的影响。然而，这种积分放大器在有限降低高频噪声的同时却带来了更多的问题：首先采用钟控的积分采样方法，会给输出带来较大的踢回噪声，影响后级采样的正确性；其次，随着数据速率的不断提高，放大器的积分区间越来越短，差分输出的电压差越来越小，对后级采样器的灵敏度提出了更高的要求；最后，在低频应用时，采样区间变长，采样器在采样时钟到来前积分放大器的输出电荷就已全部释放掉，从而造成采样错误。传统SR锁存器一般通过两个交叉耦合的与非门实现，通过SET和RESET分别为0来完成输出的置位和复位；两输入同时为1时输出保持；两输入同时为0为禁止态，由灵敏放大器来保证。当SET为0时，使输出置位，Q变为1，进而使QB变为0；反之，当RESET为0时，使输出复位，QB变为1，进而使Q变为
0。由此可知，SR锁存器输出Q的上升沿总是超前于QB的下降沿，下降沿总是滞后于QB的上升沿，使得差分输出信号Q和QB产生较为严重的不对称性。为此本专利技术提出全新的高速采样器电路，用来对信号进行精确采样。
技术实现思路
为提高高速采样电路的抗共模噪声能力和接收灵敏度，以及差分输出信号的对称性。本文专利技术一种高灵敏度的高速采样器电路，该电路通过三级结构：差分预放大器、灵敏放大器和新型对称锁存器对信号进行高精度的采样。本专利技术具体技术解决方案如下：一种高灵敏度的高速采样器电路，其特殊之处在于：包括差分预放大器、灵敏放大器和对称锁存器，所述差分预放大器用于对输入信号进行预放大后将差分放大信号传输到灵敏放大器；所述灵敏放大器在时钟作用下对差分放大信号进行采样，再通过正反馈将采样信号进一步放大产生控制对称锁存器；对称锁存器在复位信号和置位信号为一高一低时进行锁存输出，或在位信号和置位信号并为高时，对称锁存器保持在前次输出的状态不变。上述对称锁存器包括锁存单元一和锁存单元二，所述锁存单元一的一个输入端set接差分放大信号的一个信号，所述锁存单元一的另一个输入端reset接差分放大信号的另一个信号，所述锁存单元一的第三个输入端接锁存单元二的输出端QB，所述锁存单元二的一个输入端set接差分放大信号的一个信号，所述锁存单元二的另一个输入端reset接差分放大信号的另一个信号，所述锁存单元二的第三个输入端接锁存单元一的输出端Q。锁存单元一和锁存单元二对称设置；锁存单元一包括PMOS管PM1、PMOS管PM2、PMOS管PM7、NMOS管NM3、NMOS管NM5、NMOS管NM6和反相器I1，PMOS管PM7、NMOS管NM5的栅端为输入端reset，PMOS管PM2、NMOS管NM3的栅端均与反相器I 1的输出端连接，反相器I1的输入端为输入端set；PMOS管PM1的栅端、NMOS管NM6的栅端均与锁存单元二的输出端QB连接；PMOS管PM1和PMOS管PM7的源端连接到VDD，PMOS管PM2的源端与PMOS管PM1的漏端连接，NMOS管NM3的源端、NMOS管NM5的源端均接地，NMOS管NM6的源端与NMOS管NM5的漏端连接；PMOS管PM2的漏端、NMOS管NM3的漏端、PMOS管PM7的漏端和NMOS管NM6的漏端均为锁存单元一的输出端Q；锁存单元二包括PMOS管PM1B、PMOS管PM2B、PMOS管PM7B、NMOS管NM3B、NMOS管NM5B、NMOS管NM6B和反相器I2，PMOS管PM7B、NMOS管NM5B的栅端为输入端set，PMOS管PM2B、NMOS管NM3B的栅端均与反相器I2的输出端连接，反相器I2的输入端为输入端reset；PMOS管PM1B的栅端、NMOS管NM6B的栅端均与锁存单元一的输出端Q连接；PMOS管PM1B和PMOS管PM7B的源端连接到VDD，PMOS管PM2B的源端与PMOS管PM1B的漏端连接，NMOS管NM3B的源端、NMOS管NM5B的源端均接地，NMOS管NM6B的源端与NMOS管NM5B的漏端连接；PMOS管PM2B的漏端、NMOS管NM3B的漏端、PMOS管PM7B的漏端和NMOS管NM6B的漏端均为锁存单元二的输出端QB。本专利技术所具有的优点：1、本专利技术在均衡器和灵敏放大器之间增加预差分放大器，预差分放大器模块用于对输入信号进行一次预放大，在均衡器和灵敏放大器之间进行了很好的隔离，避免了时钟踢回噪声；增大了灵敏放大器输入的差分幅度，提高了灵敏度；能够适用于任何速率的信号放大，便于后级采样。2、本专利技术的后级输出采用对称结构的锁存器，结构简单且保证了信号的对称性，对称锁存器的SET、RESET信号同时作用于两个锁存单元(一、二)上，使其输出同时发生跳变，不同于传统SR锁存器造成与非门两输出非同时变化，从而解决了传统SR锁存器的上升、下降沿不对称问题。附图说明图1是为现有的灵敏放大器与传统SR锁存器的电路图；图2是本专利技术整体结构图；图3为对称锁存器的结构示意图。具体实施方式下面结合附图具体实例，对本专利技术的技术方案进行表述。如图2所示，一种高灵敏度的高速采样器电路，包括差分预放大器、灵敏放大器和对称锁存器，差分预放大器用于对输入信号进行预放大后将差分放大信号传输到灵敏放大器；灵敏放大器在时钟作用下对差分放大信号进行采样，再通过正反馈将采样信号进一步放大产生控制对称锁存器；对称锁存器在复位信号和置位信号为一高一低时进行锁存输出，或在位信号和置位信号并为高时，对称锁存器保持在前次输出的状态不变。对称锁存器包括锁存单元一和锁存单元二，所述锁存单元一的一个输入端
set接差分放大信号的一个信号，所述锁存单元一的另一个输入端reset接差分放大信号的另一个信号，所述锁存单元一的第三个输入端接锁存单元二的输出端QB，所述锁存单元二的一个输入端set接差分放大信号的一个信号，所述锁存单元二的另一个输入端reset接差分放大信号的另一个信号，所述锁存单元二的第三个输入端接锁存单元一的输出端Q。锁存单元一和锁存单元二对称设置；锁存单元一包括PMOS管PM1、PMOS管PM2、PMOS管PM7、NMOS管NM3、NMOS管NM5、NMOS管NM6和反相器I1，PMOS管PM7、NMOS管NM5的栅端为输入端reset，PMOS管PM2、NMOS管NM3的栅端均与反相器I 1的输出端连接，反相器I1的输入端为输入端set；PMOS管PM1的栅端、NMOS管NM6的栅端均与锁存单元二的输出端QB连接；PMOS管PM1和PMOS管PM7的源端连接到VDD，PMOS管PM2的源端与PMOS管PM1的漏端连接，NMOS管NM3的源端、NMOS管NM5的源端均接地，NMOS管NM6的源端与NMOS管NM5的漏端连接；PMOS管PM2的漏端、NMOS管NM3的漏端、PMO本文档来自技高网...

【技术保护点】
一种高灵敏度的高速采样器电路，其特征在于：包括差分预放大器、灵敏放大器和对称锁存器，所述差分预放大器用于对输入信号进行预放大后将差分放大信号传输到灵敏放大器；所述灵敏放大器在时钟作用下对差分放大信号进行采样，再通过正反馈将采样信号进一步放大产生控制对称锁存器；对称锁存器在复位信号和置位信号为一高一低时进行锁存输出，或在位信号和置位信号并为高时，对称锁存器保持在前次输出的状态不变。

【技术特征摘要】
1.一种高灵敏度的高速采样器电路，其特征在于：包括差分预放大器、灵敏放大器和对称锁存器，所述差分预放大器用于对输入信号进行预放大后将差分放大信号传输到灵敏放大器；所述灵敏放大器在时钟作用下对差分放大信号进行采样，再通过正反馈将采样信号进一步放大产生控制对称锁存器；对称锁存器在复位信号和置位信号为一高一低时进行锁存输出，或在位信号和置位信号并为高时，对称锁存器保持在前次输出的状态不变。2.根据权利要求1所述的高灵敏度的高速采样器电路，其特征在于：所述对称锁存器包括锁存单元一和锁存单元二，所述锁存单元一的一个输入端set接差分放大信号的一个信号，所述锁存单元一的另一个输入端reset接差分放大信号的另一个信号，所述锁存单元一的第三个输入端接锁存单元二的输出端QB，所述锁存单元二的一个输入端set接差分放大信号的一个信号，所述锁存单元二的另一个输入端reset接差分放大信号的另一个信号，所述锁存单元二的第三个输入端接锁存单元一的输出端Q。3.根据权利要求1或2所述的高灵敏度的高速采样器电路，其特征在于：锁存单元一和锁存单元二对称设置；锁存单元一包括PMOS管PM1、PMOS管PM2、PMOS管PM7、NMOS管NM3、NMOS管NM5、NMOS管NM6和反相器I1，PMOS管PM7、NMOS管NM5的栅端为输入端reset，PMOS管PM2、NMOS管
\tNM3的栅端均与反相器I1的输...

【专利技术属性】
技术研发人员：王晋，邵刚，田泽，吕俊盛，唐龙飞，龙强，
申请(专利权)人：中国航空工业集团公司西安航空计算技术研究所，
类型：发明
国别省市：陕西;61