用于高密度低功率GSHE-STT MRAM的多电平单元设计制造技术

技术编号:13621995 阅读:66 留言:0更新日期:2016-09-01 09:44
本发明专利技术的系统和方法是针对多电平单元MLC,其包括:耦合到共同存取晶体管的两个或更多个可编程元件,其中所述两个或更多个可编程元件中的每一者具有一组对应的两个或更多个唯一切换电阻和两个或更多个切换电流特性,以使得在相应两个或更多个切换电阻中配置的所述两个或更多个可编程元件的组合对应于多位二进制状态,所述多位二进制状态可通过使切换电流通过所述共同存取晶体管来控制。所述两个或更多个可编程元件中的每一者包含一或多个混合巨自旋霍尔效应GSHE‑自旋转移力矩STT磁阻随机存取存储器MRAM单元,其中两个或更多个混合GSHE‑STT MRAM单元并联耦合。

【技术实现步骤摘要】
【国外来华专利技术】根据35U.S.C.§119要求优先权本专利申请案要求2014年1月28日申请的标题为“用于高密度低功率GSHE-STT MRAM的多电平单元设计(MULTI-LEVEL CELL DESIGNS FOR HIGH DENSITY LOW POWER GSHE-STT MRAM)”的第61/932768号临时专利申请案的权益,所述临时专利申请案是待决的且转让给本受让人且特此明确地以全文引用的方式并入本文中。
所揭示的方面是针对基于由高密度低功率混合巨自旋霍尔效应(GSHE)-自旋转移力矩(STT)磁阻随机存取存储器(MRAM)结构形成的存储器元件的多电平单元设计。在一些方面中,具有唯一切换电阻和对应切换电流特性的两个或更多个存储器元件可由共同存取晶体管控制,以便提供高密度解决方案。
技术介绍
移动计算需要高密度且高性能存储器系统,并且具体地说固态存储装置。快闪存储器已知用于在大量非易失性存储系统中应用。然而,虽然快闪存储器提供高密度,但快闪存储器趋于为缓慢的,这可造成大约10us-1ms的大的编程延迟,因此使快闪存储器对于许多高性能应用是不合意的。动态随机存取存储器(DRAM)是例如用于主存储器结构中的大容量数据存储的流行存储器技术的另一实例。DRAM提供中等密度和中等速度的特性,编程延迟为约10ns。因此,DRAM技术也不最佳地适合于高密度和高性能。静态随机存取存储器(SRAM)是又一流行存储器技术,常用作为暂存区和用在高速缓冲存储器应用中。SRAM技术是快速的且可提供约1ns的编程延迟,但对于每一存储器单元需要大面积,这导致低密度。因此,SRAM技术也未能满足高密度和高性能的需求。磁阻随机存取存储器(MRAM)是具有与易失性存储器相当的响应(读取/写入)时间的非易失性存储器技术。具体地说,自旋转移力矩MRAM(STT-MRAM)提供现有技术水平 解决方案,其中STT-MRAM位单元使用电子,所述电子在通过薄膜时变为自旋极化(自旋滤波器)。STT-MRAM带来高性能,但STT-MRAM的密度与相当的快闪和DRAM解决方案相比低得多。混合巨自旋霍尔效应(GSHE)-自旋转移力矩(STT)磁阻随机存取存储器(MRAM)已在以引用的方式并入本文中的2014年8月5日申请的标题为“高密度低功率GSHE-STT MRAM(High Density Low Power GSHE-STT MRAM)”的第14/451,510号美国专利申请(下文称为“'510参考文献”)中公开。如本文揭示,混合GSHE-STT MRAM元件包含形成于第一端子(A)与第二端子(B)之间的GSHE条带,以及磁性隧道结(MTJ),所述MTJ的自由层介接所述GSHE条带,且所述MTJ的顶部电极耦合到第三端子(C)。所述MTJ的自由层的易磁化轴的磁化大体上垂直于由横穿第一端子与第二端子之间的SHE/GSHE条带的电子产生的磁化方向,以使得所述MTJ的自由层经配置以基于从第一端子注入到第二端子/从第二端子注入到第一端子的第一充电电流以及经由顶部电极通过第三端子而注入到MTJ中或从MTJ提取(即,正/负电流方向)的第二充电电流而切换。此些混合GSHE-STT MRAM解决方案提供高密度和高性能解决方案,其优于例如快闪、DRAM、SRAM且还有STT-MRAM等上述已知技术。然而,虽然这些GSHE-STT MRAM解决方案提供合意的高密度和高性能,但用以将由GSHE-STT MRAM元件形成的位单元连接到存储器阵列的辅助电路元件施加了密度上的局限性。例如,用以将GSHE-STT MRAM元件连接到例如字线和位线等存储器阵列控制线的存取晶体管是基于常规的硅技术。这些存取晶体管可仅放置或形成于单个硅层上,而GSHE-STTT MRAM元件可跨越单个硅层上方的多个层而形成。存取晶体管可大于GSHE-STT MRAM元件。因此,由GSHE-STT MRAM技术形成的存储器阵列的密度取决于这些存取晶体管的占据面积。存取晶体管的较大占据面积导致较低密度。
技术实现思路
示范性方面包含针对多电平单元(MLC)的系统和方法,所述MLC包括:耦合到共同存取晶体管的两个或更多个(n个)可编程元件,其中所述两个或更多个可编程元件中的每一者(例如,[i])具有对应一对两个或更多个唯一切换电阻(例如,RP[i]和RAP[i])和两个或更多个切换电流(例如,Ic[i])特性,以使得在相应两个或更多个切换电阻中配置的两个或更多个可编程元件的组合对应于多位二进制状态,所述多位二进制状态可通过使切换电流通过共同存取晶体管来控制,且其中所述两个或更多个可编程元件中的每一者包括一或多个混合巨自旋霍尔效应(GSHE)-自旋转移力矩(STT)磁阻随机存取存储器 (MRAM)单元,所述GSHE-STT MRAM单元并联耦合。例如,示范性方面涉及多电平单元(MLC),其包括:耦合到共同存取晶体管的一或多个可编程元件,其中所述一或多个可编程元件中的每一者具有分别对应于两个二进制状态的一对唯一切换电阻。所述切换电阻由混合巨自旋霍尔效应(GSHE)-自旋转移力矩(STT)磁阻随机存取存储器(MRAM)元件提供。另一示范性方面涉及形成多电平单元(MLC)的方法,所述方法包括:以分别对应于两个二进制状态的一对唯一切换电阻形成一或多个可编程元件,其中所述切换电阻由混合巨自旋霍尔效应(GSHE)-自旋转移力矩(STT)磁阻随机存取存储器(MRAM)元件提供。所述一或多个可编程元件耦合到共同存取晶体管。又一示范性方面涉及多电平单元(MLC),其包括:用于将分别对应于两个二进制状态的一对唯一切换电阻提供到一或多个可编程元件中的每一者的装置,其中所述切换电阻是基于混合巨自旋霍尔效应(GSHE)-自旋转移力矩(STT)磁阻随机存取存储器(MRAM)元件的切换电阻;以及用于存取所述一或多个可编程元件的共同装置。附图说明呈现随附图式以辅助描述本专利技术的方面且仅仅为了说明而非限制所述方面而提供随附图式。图1A说明包括'510参考文献中描述的混合GSHE-STT MRAM位单元的存储器单元100的侧视图。图1B说明图1A中所描绘的具有平面内MTJ的存储器单元100的俯视图。图1C说明包括垂直磁各向异性(PMA)MTJ的存储器单元100的俯视图。图1D说明存储器单元100的装置表示或符号。图2说明如'510参考文献中所描述的单电平单元(SLC)GSHE-STT MRAM位单元。图3说明根据示范性方面的在位单元中具有两个GSHE-STT MRAM元件的多电平单元(MLC)GSHE-STT MRAM。图4说明根据示范性方面的具有n-电平异质GSHE-STT MRAM单元或可编程元件的多电平单元(MLC)GSHE-STT MRAM。图5说明根据示范性方面的用于3位MLC的编程状态之间的转变。图6A-D包含与用于在示范性MLC的可编程单元内形成并联连接的堆叠结构相关的说明。图7A-B包含根据示范性方面的与用于在示范性MLC的可编程单元内形成串联连接 的堆叠结构相关的说明。图8说明关于根据示范性方面的形成MLC的方法的流程图。具体实施方式在以下针对本专利技术的特定实施例的描述和相关图式中揭示本专利技术的若干方面。可在不脱本文档来自技高网
...

【技术保护点】
一种多电平单元MLC,其包括:一或多个可编程元件,其耦合到共同存取晶体管,其中所述一或多个可编程元件中的每一者具有分别对应于两个二进制状态的一对唯一切换电阻,其中所述切换电阻由混合巨自旋霍尔效应GSHE‑自旋转移力矩STT磁阻随机存取存储器MRAM元件提供。

【技术特征摘要】
【国外来华专利技术】2014.01.28 US 61/932,768;2014.09.08 US 14/479,5391.一种多电平单元MLC,其包括:一或多个可编程元件,其耦合到共同存取晶体管,其中所述一或多个可编程元件中的每一者具有分别对应于两个二进制状态的一对唯一切换电阻,其中所述切换电阻由混合巨自旋霍尔效应GSHE-自旋转移力矩STT磁阻随机存取存储器MRAM元件提供。2.根据权利要求1所述的MLC,其中至少一个可编程元件包括并联耦合的两个或更多个混合GSHE-STT MRAM元件。3.根据权利要求1所述的MLC,其中所述一或多个可编程元件中的每一者经配置以基于通过所述共同存取晶体管的对应唯一切换电流而在所述两个二进制状态之间切换。4.根据权利要求1所述的MLC,其中所述MLC的第一写入端子和所述MLC的第二写入端子通过所述一或多个可编程元件的串联连接而耦合。5.根据权利要求1所述的MLC,其中所述MLC的第三端子耦合到所述存取晶体管的漏极/源极端子,且所述存取晶体管的对应源极/漏极端子耦合到所述两个或更多个可编程元件中的所述一个的每一者的读取端子。6.根据权利要求1所述的MLC,其进一步包括用以启用所述MLC的存取启用端子,所述存取启用端子耦合到所述存取晶体管的栅极端子。7.根据权利要求1所述的MLC,其中所述一或多个可编程元件基于读取操作而经编程以确定所述一或多个可编程元件的初始状态,随后是写入操作,所述写入操作包括对应切换电流以适当地切换所述一或多个可编程元件的二进制状态以便转变到对应于所需写入值的状态。8.根据权利要求1所述的MLC,其中所述一或多个可编程元件基于通过在执行写入操作之前传递对应最大或最小切换电流将所述可编程元件中的每一者的所述状态初始化为二进制最大值或二进制最小值而经编程。9.根据权利要求1所述的MLC,其中所述一或多个可编程元件中的选定者的磁性隧道结MTJ并联连接以形成复合MTJ,以使得所述选定可编程元件的第一端子由所述MTJ的耦合在一起的第一写入端子形成,且所述选定可编程元件的第二端子由所述MTJ的耦合在一起的第二写入端子形成,且所述选定可编程元件的第三端子由所述MTJ的耦合在一起的第三端子形成。10.根据权利要求9所述的MLC,其中所述MTJ的所述并联连接包括共享所述第一端子和所述第二端子的堆叠结构以及共同GSHE条带。11.一种形成多电平单元MLC的方法,所述方法包括:以分别对应于两个二进制状态的一对唯一切换电阻形成一或多个可编程元件,其中所述切换电阻由混合巨自旋霍尔效应GSHE-自旋转移力矩STT磁阻随机存取存储器MRAM元件提供;以及将所述一或多个可编程元件耦合到共同存取晶体管。12.根据权利要求11所述的方法,其包括耦合所述一或多个可编程元件中的至...

【专利技术属性】
技术研发人员:文清·吴肯德里克·海·良·袁卡里姆·阿拉比
申请(专利权)人:高通股份有限公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1