电源电压上电检测电路及其检测上电的实现方法技术

本发明专利技术提供一种电源电压上电检测电路及其检测上电的实现方法，所述电源电压上电检测电路至少包括：电源电压检测电路，与所述电源电压检测电路连接的电压比较器电路，以及与所述电压比较器电路连接的电平转换电路。本发明专利技术的电源电压上电检测电路，避免了输出电压出现的抖动和翻转现象，同时有效地提高了电路输出电压的驱动能力；其阈值电压随温度的变化小，具有高精度、低温度系数的特点；其结构简单，功耗小，有效降低了现有电路的复杂度，减小了电路的功耗。本发明专利技术的电源电压上电检测电路检测上电的实现方法，方法简单，检测上电速度快，有效提高了检测效率，同时避免了在检测上电时，电源电压上电检测电路的阈值电压随温度变化大而导致的精度低的问题。

【技术实现步骤摘要】

本专利技术涉及模拟集成电路
，特别是涉及一种电源电压上电检测电路及其检测上电的实现方法。
技术介绍
电源电压上电检测电路被广泛运用于集成电路系统之中，其主要功能是检测系统电源电压上电时是否已经高于一个阈值电压，并且为其他电路提供一个上电置位信号。当系统电源电压上升至阈值电压以前，此上电置位信号使得系统中其他电路处于一个固定的初始化状态，不会出现由于电源电压过低而导致的错误状态；当系统电源电压升至阈值电压以后，上电检测电路提供的上电置位信号状态发生改变，使得系统中其他电路可以开始正常工作。请参考图1(a)-图1(c)所示为一传统的电源电压上电检测电路实现方式及其工作电压波形示意图。如图1(a)所示，其主要包括一个由电阻R、电容C组成的RC延迟电路和一个逻辑反相器。由其工作电压波形示意图1(b)可知，由于RC延迟电路的延迟作用，电源电压上电时逻辑反相器的输入端电压Vs1上升速度将会慢于电源电压VCC的上升速度，逻辑反相器的输出电压VPOR1为VCC；经过延迟时间td1后，逻辑反相器的输入电压Vs1高于其翻转阈值电压，反相器的输出电压VPOR1从VCC跳变为0。该电源电压上电检测电路的主要缺点为，其输出电压状态变化时所对应的电源电压，即该电源电压上电检测电路的阈值电压，会因为电源电压VCC的上电速度而改变，精度较低。如图1(c)所示，当电源电压VCC’的上电速度慢于图1(b)中电源电压VCC的上电速度时，此检测电路的输出电压VPOR1’状态跳变时的延迟时间td1’以及所对应的电源电压(即该电源电压上电检测电路的阈值电压)均与图1(b)有较大差别。图2(a)和图2(b)所示为另一传统电源电压上电检测电路实现方式及其工作电压波形示意图。如图2(a)所示，其主要由电源电压分压电路、带隙基准电压产生电路以及一个电压比较器构成。其工作原理如图2(b)所示，当电源电压VCC上升时，带隙基准电压产生电路将产生一个稳定的参考电压Vref；同时，由电阻R1、R2构成的电源电压分压电路将产生一个与电源电压成比例的电压Vs2，Vs2＝VCC*R2/(R1+R2)。电压比较器将比较Vs2与参考电压Vref的大小，当Vs2低于参考电压Vref时，电压比较器的输出电压VPOR2为电源电压VCC；当电源电压VCC上升至一定值，从而使得Vs2高于参考电压Vref时，电压比较器的输出电压VPOR2将跳变为0。因此，该电源电压上电检测电路的阈值电压为
Vref*(R1+R2)/R2。该电源电压上电检测电路的基准电压Vref由带隙基准电压产生电路产生，因此该电源电压上电检测电路的阈值电压非常精准。但是其结构比较复杂，带隙基准电压产生电路以及电压比较器会消耗较大的功耗，应用范围受到很大限制。因此，如何设计电源电压上电检测电路，使其阈值电压的精度提高、电路的复杂度降低、电路的功耗更小，是亟待解决的问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种电源电压上电检测电路及其检测上电的实现方法，用于解决现有技术中的电源电压上电检测电路的阈值电压精度低或者电路结构复杂，功耗大，应用范围受限的问题。为实现上述目的及其他相关目的，本专利技术提供一种电源电压上电检测电路，所述电源电压上电检测电路至少包括：电源电压检测电路，用于检测电源电压的大小，并提供与所述电源电压的大小正相关的第一电压和第二电压；电压比较器电路，与所述电源电压检测电路连接，其主要包括NMOS晶体管输入对和与所述NMOS晶体管输入对连接的电流镜像电路；其中，所述电压比较器电路用于检测所述第一电压和所述第二电压的值，并通过所述NMOS晶体管输入对将所述第一电压和所述第二电压转换为第一电流和第二电流，然后通过所述电流镜像电路将所述第一电流镜像后与所述第二电流进行比较，并根据比较结果输出电压；电平转换电路，与所述电压比较器电路连接，其主要包括电压放大器、与所述电压放大器连接的施密特触发器和与所述施密特触发器连接的逻辑反相器；其中，所述电平转换电路用于通过所述电压放大器将所述电压比较器电路的输出电压进行放大，以产生接近于逻辑高电平或逻辑低电平的输出电压，然后通过所述施密特触发器将所述电压放大器的输出电压进行反相，以产生输出反相电平，然后通过所述逻辑反相器将所述施密特触发器的输出反相电平进行反相，以产生逻辑电平，作为所述电源电压上电检测电路的输出信号。优选地，所述电源电压检测电路至少包括：第一电阻，第二电阻以及分压NMOS晶体管；所述第一电阻的一端与所述电源电压相连，所述第一电阻的另一端与所述第二电阻的一端相连，所述第二电阻的另一端与所述分压NMOS晶体管的栅极和漏极相连，所述分压NMOS晶体管的源极接地；其中，所述电源电压检测电路将所述第一电阻和所述第二电阻的连接节点作为其第一电压输出端，以提供所述第一电压，同时将所述第二电阻和所述分压NMOS晶
体管的漏极的连接节点作为其第二电压输出端，以提供所述第二电压。优选地，所述NMOS晶体管输入对至少包括：第一NMOS晶体管和第二NMOS晶体管，所述电流镜像电路至少包括：第一PMOS晶体管和第二PMOS晶体管；所述第一NMOS晶体管的栅极与所述电源电压检测电路的第一电压输出端相连，所述第一NMOS晶体管的漏极与所述第一PMOS晶体管的栅极和漏极以及第二PMOS晶体管的栅极相连，所述第一NMOS晶体管的源极接地，所述第二NMOS晶体管的栅极与所述电源电压检测电路的第二电压输出端相连，所述第二NMOS晶体管的漏极与所述第二PMOS晶体管的漏极相连，所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极均与所述电源电压相连；其中，所述电压比较器电路将所述第二NMOS晶体管的漏极和所述第二PMOS晶体管的漏极的连接节点作为其电压输出端，以根据比较结果输出电压；所述电压比较器电路通过所述第一NMOS晶体管和所述第二NMOS晶体管，分别对所述电源电压检测电路提供的所述第一电压和所述第二电压进行转换，以得到流过所述第一NMOS晶体管的第一电流和流过所述第二NMOS晶体管的第二电流。优选地，所述电压放大器至少包括：第三PMOS晶体管和第三电阻；所述第三PMOS晶体管的源极与所述电源电压相连，所述第三PMOS晶体管的栅极与所述电压比较器电路的电压输出端相连，所述第三PMOS晶体管的漏极与所述第三电阻的一端相连，所述第三电阻的另一端接地；其中，所述电压放大器将所述第三PMOS晶体管的漏极和所述第三电阻的连接节点作为其电压输出端，以输出接近于逻辑高电平或逻辑低电平的输出电压；所述施密特触发器的输入端与所述电压放大器的电压输出端相连，所述施密特触发器的输出端与所述逻辑反相器的输入端相连；其中，所述电源电压上电检测电路将所述逻辑反相器的输出端作为其电压输出端，以输出电压信号。优选地，所述第一NMOS晶体管的宽长比为所述分压NMOS晶体管的宽长比的1/M倍，所述第二NMOS晶体管的宽长比为所述第一NMOS晶体管的宽长比的N倍，所述第一PMOS晶体管的宽长比为所述第二PMOS晶体管的宽长比的K倍，所述第三PMOS晶体管的宽长比为所述第二PMOS晶体管的宽长比的Q倍；其中，M、N、K、Q均为大于1的自然数。优选地，在所述电源电压本文档来自技高网...

【技术保护点】
一种电源电压上电检测电路，其特征在于，所述电源电压上电检测电路至少包括：电源电压检测电路，用于检测电源电压的大小，并提供与所述电源电压的大小正相关的第一电压和第二电压；电压比较器电路，与所述电源电压检测电路连接，其主要包括NMOS晶体管输入对和与所述NMOS晶体管输入对连接的电流镜像电路；其中，所述电压比较器电路用于检测所述第一电压和所述第二电压的值，并通过所述NMOS晶体管输入对将所述第一电压和所述第二电压转换为第一电流和第二电流，然后通过所述电流镜像电路将所述第一电流镜像后与所述第二电流进行比较，并根据比较结果输出电压；电平转换电路，与所述电压比较器电路连接，其主要包括电压放大器、与所述电压放大器连接的施密特触发器和与所述施密特触发器连接的逻辑反相器；其中，所述电平转换电路用于通过所述电压放大器将所述电压比较器电路的输出电压进行放大，以产生接近于逻辑高电平或逻辑低电平的输出电压，然后通过所述施密特触发器将所述电压放大器的输出电压进行反相，以产生输出反相电平，然后通过所述逻辑反相器将所述施密特触发器的输出反相电平进行反相，以产生逻辑电平，作为所述电源电压上电检测电路的输出信号。

【技术特征摘要】
1.一种电源电压上电检测电路，其特征在于，所述电源电压上电检测电路至少包括：电源电压检测电路，用于检测电源电压的大小，并提供与所述电源电压的大小正相关的第一电压和第二电压；电压比较器电路，与所述电源电压检测电路连接，其主要包括NMOS晶体管输入对和与所述NMOS晶体管输入对连接的电流镜像电路；其中，所述电压比较器电路用于检测所述第一电压和所述第二电压的值，并通过所述NMOS晶体管输入对将所述第一电压和所述第二电压转换为第一电流和第二电流，然后通过所述电流镜像电路将所述第一电流镜像后与所述第二电流进行比较，并根据比较结果输出电压；电平转换电路，与所述电压比较器电路连接，其主要包括电压放大器、与所述电压放大器连接的施密特触发器和与所述施密特触发器连接的逻辑反相器；其中，所述电平转换电路用于通过所述电压放大器将所述电压比较器电路的输出电压进行放大，以产生接近于逻辑高电平或逻辑低电平的输出电压，然后通过所述施密特触发器将所述电压放大器的输出电压进行反相，以产生输出反相电平，然后通过所述逻辑反相器将所述施密特触发器的输出反相电平进行反相，以产生逻辑电平，作为所述电源电压上电检测电路的输出信号。2.根据权利要求1所述的电源电压上电检测电路，其特征在于，所述电源电压检测电路至少包括：第一电阻，第二电阻以及分压NMOS晶体管；所述第一电阻的一端与所述电源电压相连，所述第一电阻的另一端与所述第二电阻的一端相连，所述第二电阻的另一端与所述分压NMOS晶体管的栅极和漏极相连，所述分压NMOS晶体管的源极接地；其中，所述电源电压检测电路将所述第一电阻和所述第二电阻的连接节点作为其第一电压输出端，以提供所述第一电压，同时将所述第二电阻和所述分压NMOS晶体管的漏极的连接节点作为其第二电压输出端，以提供所述第二电压。3.根据权利要求2所述的电源电压上电检测电路，其特征在于，所述NMOS晶体管输入对至少包括：第一NMOS晶体管和第二NMOS晶体管，所述电流镜像电路至少包括：第一PMOS晶体管和第二PMOS晶体管；所述第一NMOS晶体管的栅极与所述电源电压检测电路的第一电压输出端相连，所述第一NMOS晶体管的漏极与所述第一PMOS晶体管的栅极和漏极以及第二PMOS晶体管的栅极相连，所述第一NMOS晶体管的源极接地，所述第二NMOS晶体管的栅极与所述电源电压检测电路的第二电压输出端相连，所述第二NMOS晶体管的漏极与所述第二PMOS晶体管的漏极相连，所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极均与所述电源电压相连；其中，所述电压比较器电路
\t将所述第二NMOS晶体管的漏极和所述第二PMOS晶体管的漏极的连接节点作为其电压输出端，以根据比较结果输出电压；所述电压比较器电路通过所述第一NMOS晶体管和所述第二NMOS晶体管，分别对所述电源电压检测电路提供的所述第一电压和所述第二电压进行转换，以得到流过所述第一NMOS晶体管的第一电流和流过所述第二NMOS晶体管的第二电流。4.根据权利要求3所述的电源电压上电检测电路，其特征在于，所述电压放大器至少包括：第三PMOS晶体管和第三电阻；所述第三PMOS晶体管的源极与所述电源电压相连，所述第三PMOS晶体管的栅极与所述电压比较器电路的电压输出端相连，所述第三PMOS晶体管的漏极与所述第三电阻的一端相连，所述第三电阻的另一端接地；其中，所述电压放大器将所述第三PMOS晶体管的漏极和所述第三电阻的连接节点作为其电压输出端，以输出接近于逻辑高电平或逻辑低电平的输出电压；所述施密特触发器的输入端与所述电压放大器的电压输出端相连，所述施密特触发器的输出端与所述逻辑反相器的输入端相连；其中，所述电源电压上电检测电路将所述逻辑反相器的输出端作为其电压输出端，以输出电压信号。5.根据权利要求4所述的电源电压上电检测电路，其特征在于，所述第一NMOS晶体管的宽长比为所述分压NMOS晶体管的宽长比的1/M倍，所述第二NMOS晶体管的宽长比为所述第一NMOS晶体管的宽长比的N倍，所述第一PMOS晶体管的宽长比为所述第二PMOS晶体管的宽长比的K倍，所述第三PMOS晶体管的宽长比为所述第二PMOS晶体管的宽长比的Q倍；其中，M、N、K、Q均为大于1的自然数。6.根据权利要求5所述的电源电压上电检测电路，其特征在于，在所述电源电压等于所述电源电压上电检测电路的阈值电压时，所述分压NMOS晶体管工作在亚阈值区，流过所述分压NMOS晶体管的电流为亚阈电流，且满足如下公式：IDN0＝(Vcc,th-VB)/(R1+R2...

【专利技术属性】
技术研发人员：丁川，蔡语昕，陆珊珊，黄志忠，
申请(专利权)人：芯原微电子上海有限公司，芯原微电子北京有限公司，芯原微电子成都有限公司，芯原股份有限公司，
类型：发明
国别省市：上海;31