【技术实现步骤摘要】
201610070756
【技术保护点】
一种可重构接口装置(108，110)，包括：存储元件(220，222，224，226，228)的装置，按照链式结构顺序地布置，其中每个存储元件(220，222，224，226，228)被配置为存储二进制信号的状态；组合逻辑电路(304)，能够连接到所述存储元件的装置，其中所述组合逻辑电路(304)被配置为使所述存储元件的装置能够形成二进制同步计数器；旁路逻辑电路(302)，能够连接到所述存储元件的装置，其中所述旁路逻辑电路(302)被配置为使所述存储元件的装置能够形成串行移位寄存器；切换电路(308)，具有模式信号输入端子，所述模式信号输入端子用于接收表示计数器模式和移位寄存器模式的至少一个的模式信号，其中所述切换电路(308)被配置为：如果所述模式信号表示所述计数器模式，则选择性地将所述存储元件(220，222，224，226，228)的装置连接到所述组合逻辑电路(304)，并且如果所述模式信号表示所述移位寄存器模式，则选择性地将所述存储元件(220，222，224，226，228)的装置连接到所述旁路逻辑电路(302)；以及输入信号切换单元(206)，具有用于接收预定的非时变信号的...
【技术特征摘要】
2015.02.10 US 14/618,4911.一种可重构接口装置(108，110)，包括：存储元件(220，222，224，226，228)的装置，按照链式结构顺序地布置，其中每个存储元件(220，222，224，226，228)被配置为存储二进制信号的状态；组合逻辑电路(304)，能够连接到所述存储元件的装置，其中所述组合逻辑电路(304)被配置为使所述存储元件的装置能够形成二进制同步计数器；旁路逻辑电路(302)，能够连接到所述存储元件的装置，其中所述旁路逻辑电路(302)被配置为使所述存储元件的装置能够形成串行移位寄存器；切换电路(308)，具有模式信号输入端子，所述模式信号输入端子用于接收表示计数器模式和移位寄存器模式的至少一个的模式信号，其中所述切换电路(308)被配置为：如果所述模式信号表示所述计数器模式，则选择性地将所述存储元件(220，222，224，226，228)的装置连接到所述组合逻辑电路(304)，并且如果所述模式信号表示所述移位寄存器模式，则选择性地将所述存储元件(220，222，224，226，228)的装置连接到所述旁路逻辑电路(302)；以及输入信号切换单元(206)，具有用于接收预定的非时变信号的第一输入端子、用于接收随时间改变的二进制数据信号流的第二输入端子、以及输出端子，基于所述模式信号选择性地传输所述非时变信号和二进制数据信号的一个到所述输出端子，其中所述输入信号切换单元(206)被配置为：如果所述模式信号表示所述计数器模式，则选择性地在输出端子呈现所述非时变信号，并且如果所述模式信号表示所述移位寄存器模式，则选择性地在输出端子呈现所述数据信号流。2.根据权利要求1所述的可重构接口装置，其中所述输入信号切换单元(206)的所述输出端子连接到按照所述链式结构顺序的所述存储元件(220,222,224,226,228)的装置的第一存储元件。3.根据权利要求1所述的可重构接口装置，还包括：时钟信号切换单元(208)，具有用于接收计数器时钟信号的第一输入端子、用于接收移位时钟信号的第二输入端子、以及输出端子，基于所述模式信号选择性地传输所输入的信号中的一个到所述输出端子，其中所述时钟信号切换单元(208)被配置为：如果所述模式信号表示所述计数器模式，则选择性地呈现所述非时变信号，并且如果所述模式信号表示所述移位寄存器模式，则在输出端子呈现所述数据信号流。4.根据权利要求1所述的可重构接口装置，其中所述输入信号切换单元(206)是多路复用器。5.根据权利要求1所述的可重构接口装置，其中所述时钟信号切换单元(208)是多路复...
【专利技术属性】
技术研发人员：R·索贾，A·M·布洛奇，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。