共源共栅驱动器电路制造技术

本发明专利技术提供用于提供共源共栅驱动器电路的系统、方法和设备，所述共源共栅驱动器电路用于在输出节点处提供正极性和负极性的两个或两个以上电压。由所述共源共栅驱动器电路所提供的所述电压可用于将电压提供到显示设备的各种互连件和端子。所述共源共栅驱动器电路包含：第一电路，其用于经由第一组共源共栅晶体管将正极性的两个或两个以上电压提供到输出节点；和第二电路，其用于经由第二组共源共栅晶体管提供负极性的所述两个或两个以上电压。所述驱动器电路包含基体效应减轻电路以用于减小基体效应对所述驱动器电路的性能的影响。所述驱动器电路也包含用于减少衬底泄漏电流的电路。

【技术实现步骤摘要】
【国外来华专利技术】201480071640

【技术保护点】
一种设备，其包括：输出节点；以及驱动器电路，其耦合到所述输出节点，所述驱动器电路包含：第一电路，其包含第一组共源共栅晶体管，所述第一电路能够经由所述第一组共源共栅晶体管选择性地将具有第一极性的至少两个电压电平提供到所述输出节点，以及第二电路，其包含第二组共源共栅晶体管，所述第二电路能够经由所述第二组共源共栅晶体管选择性地将与所述第一极性相反的第二极性的所述至少两个电压电平中的每一者提供到所述输出节点。

【技术特征摘要】
【国外来华专利技术】2014.01.03 US 61/923,572;2014.02.04 US 14/172,4251.一种设备，其包括：输出节点；以及驱动器电路，其耦合到所述输出节点，所述驱动器电路包含：第一电路，其包含第一组共源共栅晶体管，所述第一电路能够经由所述第一组共源共栅晶体管选择性地将具有第一极性的至少两个电压电平提供到所述输出节点，以及第二电路，其包含第二组共源共栅晶体管，所述第二电路能够经由所述第二组共源共栅晶体管选择性地将与所述第一极性相反的第二极性的所述至少两个电压电平中的每一者提供到所述输出节点。2.根据权利要求1所述的设备，其中所述第一电路包含第一开关，所述第一开关能够选择性地将所述第一组共源共栅晶体管中的至少一者的体端子耦合到与其源极端子的电压大体上相同的电压。3.根据权利要求2所述的设备，其中所述第一组共源共栅晶体管中的所述至少一者的所述源极端子处的所述电压大体上等于具有所述第一极性的所述至少两个电压电平中的一者。4.根据权利要求1所述的设备，其中所述第二电路包含第二开关，所述第二开关能够选择性地将所述第二组共源共栅晶体管中的至少一者的体端子耦合到与其源极端子的电压大体上相同的电压。5.根据权利要求4所述的设备，其中所述第二组共源共栅晶体管中的所述至少一者的所述源极端子处的所述电压大体上等于具有所述第二极性的所述至少两个电压电平中的一者。6.根据权利要求1所述的设备，其中所述第一电路包含开关，所述开关能够在所述第二电路将所述第二极性的所述至少两个电压电平中的一者提供到所述输出节点时将所述第一组共源共栅晶体管中的一者的体端子与源极端子两者耦合到相对较低
\t量值电压。7.根据权利要求1所述的设备，其中所述第一组共源共栅晶体管中的一者和所述第二组共源共栅晶体管中的一者直接耦合到所述输出节点。8.根据权利要求1所述的设备，其中所述第一组共源共栅晶体管为p型金属氧化物半导体晶体管且所述第二组共源共栅晶体管为n型金属氧化物半导体晶体管。9.根据权利要求1所述的设备，其进一步包括：显示器，其包含：显示元件的阵列、一或多个驱动器电路；处理器，其能够与所述显示器通信，所述处理器能够处理图像数据；以及存储器装置，其能够与所述处理器通信。10.根据权利要求9...

【专利技术属性】
技术研发人员：阿兰·布莱恩·纳迪格贝，娜达·武科维奇拉迪奇，迪迪埃·亨利·法朗，
申请(专利权)人：皮克斯特隆尼斯有限公司，
类型：发明
国别省市：美国;US