导体柱及其制造方法、封装芯片的方法和芯片倒装产品技术

本发明专利技术涉及导体柱及其制造方法、封装芯片的方法和芯片倒装产品。一种制造导体柱的方法，包括以下步骤：使用靶材，对芯片电极的表面、或形成于芯片中的孔的孔壁、或者封装基板的线路表面进行离子注入和/或等离子体沉积处理，以形成导电籽晶层(步骤S1)；以及，在导电籽晶层的上方形成柱状的导体加厚层，该导体加厚层和导电籽晶层组成导体柱(步骤S2)。

【技术实现步骤摘要】
201610351250

【技术保护点】
一种制造导体柱的方法，包括以下步骤：S1：使用靶材，对芯片电极的表面、或形成于芯片中的孔的孔壁、或者封装基板的线路表面进行离子注入和/或等离子体沉积处理，以形成导电籽晶层；以及S2：在所述导电籽晶层的上方形成柱状的导体加厚层，所述导体加厚层和所述导电籽晶层组成所述导体柱。

【技术特征摘要】
1.一种制造导体柱的方法，包括以下步骤：S1：使用靶材，对芯片电极的表面、或形成于芯片中的孔的孔壁、或者封装基板的线路表面进行离子注入和/或等离子体沉积处理，以形成导电籽晶层；以及S2：在所述导电籽晶层的上方形成柱状的导体加厚层，所述导体加厚层和所述导电籽晶层组成所述导体柱。2.根据权利要求1所述的方法，其特征在于，在步骤S1中，先进行离子注入后进行等离子体沉积。3.根据权利要求1所述的方法，其特征在于，在离子注入期间，所述靶材的离子获得1-1000keV的能量，并被注入到所述芯片电极的表面或所述孔的孔壁或者所述封装基板的线路表面的下方，形成离子注入层作为所述导电籽晶层的至少一部分。4.根据权利要求1所述的方法，其特征在于，在等离子体沉积期间，所述靶材的离子获得1-1000eV的能量，并被沉积到所述芯片电极的表面或所述孔的孔壁或者所述封装基板的线路表面的上方，形成等离子体沉积层作为所述导电籽晶层的至少一部分。5.根据权利要求1所述的方法，其特征在于，所述导电籽晶层包含Ti、Cr、Ni、Cu、Ag、Al、Au、V、Zr、Mo、Nb、In、Sn、Tb以及它们之间的合金中的一种或多种，所述导体加厚层包含Cu、Ag、Al、Au及它们之间的合金中的一种或多种。6.根据权利要求1所述的方法，其特征在于，所述导体柱呈实心或空心的柱状，其一端埋入所述芯片或封装基板的内部，另一端位于所述芯片或封装基板的表面上方。7.根据权利要求1至6中任一项所述的方法，其特征在于，在步骤S1中，先在所述芯片电极的周缘覆盖设有孔的绝缘层，然后对所述孔的孔壁和暴露于所述孔的所述芯片电极的表面进行所述离子注入和/或等离子体沉积处理，以形成所述导电籽晶层，在步骤S2中，先在所述绝缘层上覆盖光刻胶，通过光刻在所述光刻胶中形成与所述孔连通的开口，然后用导电材料填充所述孔和所述开口，并在去除所述光刻胶及其下方的导电籽晶层之后形成所述导体柱。8.根据权利要求1至6中任一项所述的方法，其特征在于，在步骤S1中，先对一块芯片或者层叠在一起的两块或多块芯片进行钻通孔，在所述通孔的周围覆盖绝缘层，然后对所述通孔的孔壁进行所述离子注入和/或等离子体沉积处理，以形成贯穿所述一块芯片或者层叠在一起的两块或多块芯片的导电籽晶层，在步骤S2中，用导电材料填充所述通孔，并在去除所述绝缘层之后形成所述导体柱。9.根据权利要求1至6中任一项所述的方法，其特征在于，在步骤S1中，对所述封装基板的表面进行所述离子注入和/或等离子体沉积处理，以形成所述导电籽晶层，在步骤S2中，先在所述封装基板上覆盖光刻胶，通过光刻在所述光刻胶中形成开口以暴露所述封装基板的线路表面，然后用导电材料填充所述开口，并在去除所述光刻胶及其下方的导电籽晶层之后形成所述导体柱。10.根据权利要求9所述的方法，其特征在于，所述两块或多块芯片直接层叠在一起，或者在各芯片之间设置有绝缘隔离层。11.一种导体柱，包括导电籽晶层和在所述导电籽晶层的上方形成的柱状的导体加厚层，所述导电籽晶层设置在芯片电极的表面、或在形...

【专利技术属性】
技术研发人员：张志强，杨志刚，王志建，
申请(专利权)人：武汉光谷创元电子有限公司，
类型：发明
国别省市：湖北;42