功率用半导体装置制造方法及图纸

减少通断损耗。半导体衬底(71)的第1面(S1)具有分别包含于IGBT区域(81)及二极管区域(82)的部分。设置在第1面(S1)的沟槽(TR)包含配置在栅极沟槽与二极管区域(82)间的边界沟槽。半导体衬底(71)的第4层(41)设置在第1面(S1)，具有包含于二极管区域(82)的部分。第4层(41)包含：沟槽包覆阱区域(16B)，其对边界沟槽的最深部进行包覆；分离阱区域(16F)；以及扩散区域(17)，其将沟槽包覆阱区域(16B)以及多个分离阱区域(16F)间连接。扩散区域(17)的杂质浓度比分离阱区域(16F)的杂质浓度低。第1电极(11)与分离阱区域(16F)接触且远离扩散区域(17)。

【技术实现步骤摘要】
功率用半导体装置
本专利技术涉及一种功率用半导体装置，特别是涉及一种具有IGBT区域、用于该IGBT区域的反向导通的二极管区域的功率用半导体装置。
技术介绍
通常对功率用半导体装置提出了低损耗化、耐压保持能力、保证用于在动作时不导致元件损坏的安全动作区域等各种各样的要求。在满足这些要求的同时，装置的小型化、轻量化得到了发展。另外，要求尽可能以低成本实现这些要求。上述的功率用半导体装置的技术进展是出于通过减少能量消耗而对地球环境的考虑。特别是关于需要IGBT以及续流二极管(FWD)的功能的功率用半导体装置，作为用于小型化以及轻量化的方法，提出了具有将两者形成在1块半导体衬底上的结构的反向导通IGBT(RC-IGBT：Reverse-ConductingInsulatedGateBipolarTransistor)。通常的IGBT在半导体衬底的背面只形成有p+集电极层，但RC-IGBT的特征在于，同时形成有n+阴极层。RC-IGBT的电流路径是，在IGBT动作时经由p+集电极层，在FWD动作时经由n+阴极层。在RC-IGBT中为了抑制通断损耗，要求FWD兼备较低的恢复电流、较小的正向压降。作为降低FWD的恢复电流的方法已知寿命控制的技术，但该方法与二极管的正向压降之间具有折衷关系。另外，特别是在RC-IGBT的情况下，因为FWD和IGBT形成于同一衬底，因此寿命控制也会导致IGBT动作时的导通电压的增大。作为RC-IGBT特有的其它的课题，如以下详述所示，例举了因IGBT动作时或FWD动作时的骤回(snapback)导致的正向电压增加所引起的稳态损耗增大。为了在IGBT动作时维持较低的正向电压，必须通过对由p+集电极层、包含n-漂移层在内的n层所形成的pn结施加正向偏置，从p+集电极层向n-漂移层注入空穴，从而发生电导调制。但是，因为在反向导通IGBT中在半导体衬底的背面不只有p+集电极层，还存在有n+阴极层，因此存在从发射极电极流动而来的电子电流向n+阴极层流动的路径。因此，在上述pn结导通之前，会发生骤回而不发生电导调制。因此，IGBT的导通电压在低电流区域变高，从而稳态损耗增大。在流动反方向的电流的FWD动作时也存在相同性质的问题。通过使栅极电压为正，从而在使IGBT所包含的n沟道MOSFET构造的沟道成为蓄积状态的情况下，存在从n+阴极层流动而来的电子电流向沟道侧流动的路径。因此，会发生与上述同样的骤回。由此，二极管的正向压降(Vf)增加，从而稳态损耗增大。为了抑制稳态损耗，要求对上述骤回进行抑制。例如根据日本特开2008-53648号公报(专利文献1)，公开了一种RC-IGBT，其具有：设置了IGBT的第1区域、设置了二极管的第2区域。IGBT区域包含有多个单元。由此，与在各单元中设置有IGBT和二极管两者的情况相比，引起骤回的电流路径变少，因此能够对骤回的影响进行抑制。专利文献1：日本特开2008-53648号公报根据上述公报所记载的技术，虽然骤回得到改善，但因为FWD动作时的恢复电流大，因此通断损耗的减少并不充分。
技术实现思路
本专利技术就是为了解决上述课题而提出的，其目的在于提供一种功率用半导体装置，该功率用半导体装置具有IGBT区域和用于该IGBT区域的反向导通的二极管区域，能够减少通断损耗。本专利技术的一个技术方案所涉及的功率用半导体装置，其具有沟槽栅极型的IGBT区域、用于IGBT区域的反向导通的二极管区域。功率用半导体装置具有：半导体衬底、栅极绝缘膜、沟槽电极、层间绝缘膜、第1电极、以及第2电极。半导体衬底具有：第1面，其具有包含于IGBT区域的部分和包含于二极管区域的部分；以及第2面，其与第1面相反。半导体衬底包含有：第1导电型的第1层、不同于第1导电型的第2导电型的第2层、第2导电型的第3层、第2导电型的第4层、第1导电型的第5层、第2导电型的第6层、以及第1导电型的第7层。第1层在IGBT区域远离第2面而设置在第1面。第2层在IGBT区域远离第2面而设置在第1面。第3层在IGBT区域远离第1面以及第2面进行设置，与第1层以及第2层相接触。第4层远离第2面而设置在第1面，具有包含于二极管区域的部分。第5层在IGBT区域与第3层相接触，在二极管区域与第4层相接触。第6层设置在第2面，至少局部地包含在IGBT区域中，与第5层相接触。第7层设置在第2面，至少局部地包含在二极管区域中，与第5层相接触。在半导体衬底的第1面设置有具有侧壁的多个沟槽。多个沟槽包含有：栅极沟槽、在栅极沟槽与二极管区域之间所配置的边界沟槽。栅极沟槽具有栅极侧壁而作为侧壁，该栅极侧壁设置有由第1层、第3层和第5层所形成的面。边界沟槽具有边界侧壁而作为侧壁，该边界侧壁面向二极管区域。栅极绝缘膜覆盖着沟槽的侧壁。沟槽电极隔着栅极绝缘膜设置在沟槽内。层间绝缘膜设置在半导体衬底的第1面上，具有露出第1层以及第2层的IGBT开口部、局部地露出第4层的二极管开口部。第1电极设置在层间绝缘膜上，经由IGBT开口部与第1层以及第2层相接触，经由二极管开口部与第4层相接触。第2电极设置在半导体衬底的第2面上，与第6层以及第7层相接触。第4层包含有：沟槽包覆阱区域，其对边界侧壁的最深部进行包覆；多个分离阱区域，其与沟槽包覆阱区域分离地配置；以及扩散区域，其将沟槽包覆阱区域以及多个分离阱区域之间连接。在半导体衬底的与第1面平行的方向上的杂质浓度的比较中，扩散区域的杂质浓度比沟槽包覆阱区域以及分离阱区域各自的杂质浓度低。第1电极与分离阱区域相接触且远离扩散区域。本专利技术的其他技术方案所涉及的功率用半导体装置，其具有沟槽栅极型的IGBT区域、用于IGBT区域的反向导通的二极管区域。功率用半导体装置具有：半导体衬底、栅极绝缘膜、沟槽电极、层间绝缘膜、第1电极、以及第2电极。半导体衬底具有：第1面，其具有包含于IGBT区域的部分和包含于二极管区域的部分；以及第2面，其与第1面相反。半导体衬底包含有：第1导电型的第1层、不同于第1导电型的第2导电型的第2层、第2导电型的第3层、第2导电型的第4层、第1导电型的第5层、第2导电型的第6层、以及第1导电型的第7层。第1层在IGBT区域远离第2面而设置在第1面。第2层在IGBT区域远离第2面而设置在第1面。第3层在IGBT区域远离第1面以及第2面进行设置，与第1层以及第2层相接触。第4层远离第2面而设置在第1面，具有包含于二极管区域的部分。第5层在IGBT区域与第3层相接触，在二极管区域与第4层相接触。第6层设置在第2面，至少局部地包含在IGBT区域中，与第5层相接触。第7层设置在第2面，至少局部地包含在二极管区域中，与第5层相接触。在半导体衬底的第1面设置有具有侧壁的多个沟槽。多个沟槽包含有：栅极沟槽、在栅极沟槽与二极管区域之间所配置的边界沟槽。栅极沟槽具有栅极侧壁而作为侧壁，该栅极侧壁设置有由第1层、第3层和第5层所形成的面。边界沟槽具有边界侧壁而作为侧壁，该边界侧壁面向二极管区域。栅极绝缘膜覆盖着沟槽的侧壁。沟槽电极隔着栅极绝缘膜设置在沟槽内。层间绝缘膜设置在半导体衬底的第1面上，具有露出第1层以及第2层的IGBT开口部、局部地露出第4层的二极管开口部。第1电极设置在层间绝缘膜上，经由IGBT开口本文档来自技高网...

【技术保护点】
一种功率用半导体装置，其具有沟槽栅极型的IGBT区域、用于所述IGBT区域的反向导通的二极管区域，其中，该功率用半导体装置具有半导体衬底，该半导体衬底具有第1面以及与所述第1面相反的第2面，该第1面具有包含于所述IGBT区域的部分和包含于所述二极管区域的部分，所述半导体衬底包含有：第1导电型的第1层，其在所述IGBT区域远离所述第2面而设置在所述第1面；不同于所述第1导电型的第2导电型的第2层，其在所述IGBT区域远离所述第2面而设置在所述第1面；所述第2导电型的第3层，其在所述IGBT区域远离所述第1面以及第2面进行设置，与所述第1层以及所述第2层相接触；所述第2导电型的第4层，其远离所述第2面而设置在所述第1面，具有包含于所述二极管区域的部分；所述第1导电型的第5层，其在所述IGBT区域与所述第3层相接触，在所述二极管区域与所述第4层相接触；所述第2导电型的第6层，其设置在所述第2面，至少局部地包含在所述IGBT区域中，与所述第5层相接触；以及所述第1导电型的第7层，其设置在所述第2面，至少局部地包含在所述二极管区域中，与所述第5层相接触，在所述半导体衬底的所述第1面设置有具有侧壁的多个沟槽，所述多个沟槽包含有：栅极沟槽，其具有栅极侧壁而作为所述侧壁，该栅极侧壁设置有由所述第1层、所述第3层和所述第5层所形成的面；以及边界沟槽，其配置在所述栅极沟槽与所述二极管区域之间，所述边界沟槽具有面向所述二极管区域的边界侧壁，所述功率用半导体装置还具有：栅极绝缘膜，其对所述沟槽的所述侧壁进行覆盖；沟槽电极，其隔着所述栅极绝缘膜设置在所述沟槽内；层间绝缘膜，其设置在所述半导体衬底的所述第1面上，具有露出所述第1层以及所述第2层的IGBT开口部、局部地露出所述第4层的二极管开口部；第1电极，其设置在所述层间绝缘膜上，经由所述IGBT开口部与所述第1层以及所述第2层相接触，经由所述二极管开口部与所述第4层相接触；以及第2电极，其设置在所述半导体衬底的所述第2面上，与所述第6层以及所述第7层相接触，所述第4层包含有：沟槽包覆阱区域，其对所述边界侧壁的最深部进行包覆；多个分离阱区域，其与所述沟槽包覆阱区域分离地配置；以及扩散区域，其将所述沟槽包覆阱区域以及所述多个分离阱区域之间连接，在所述半导体衬底的与所述第1面平行的方向上的杂质浓度的比较中，所述扩散区域的杂质浓度比所述沟槽包覆阱区域以及所述分离阱区域各自的杂质浓度低，所述第1电极与所述分离阱区域相接触且远离所述扩散区域。...

【技术特征摘要】
2014.12.03 JP 2014-2447561.一种功率用半导体装置，其具有沟槽栅极型的IGBT区域、用于所述IGBT区域的反向导通的二极管区域，其中，该功率用半导体装置具有半导体衬底，该半导体衬底具有第1面以及与所述第1面相反的第2面，该第1面具有包含于所述IGBT区域的部分和包含于所述二极管区域的部分，所述半导体衬底包含有：第1导电型的第1层，其在所述IGBT区域远离所述第2面而设置在所述第1面；不同于所述第1导电型的第2导电型的第2层，其在所述IGBT区域远离所述第2面而设置在所述第1面；所述第2导电型的第3层，其在所述IGBT区域远离所述第1面以及第2面进行设置，与所述第1层以及所述第2层相接触；所述第2导电型的第4层，其远离所述第2面而设置在所述第1面，具有包含于所述二极管区域的部分；所述第1导电型的第5层，其在所述IGBT区域与所述第3层相接触，在所述二极管区域与所述第4层相接触；所述第2导电型的第6层，其设置在所述第2面，至少局部地包含在所述IGBT区域中，与所述第5层相接触；以及所述第1导电型的第7层，其设置在所述第2面，至少局部地包含在所述二极管区域中，与所述第5层相接触，在所述半导体衬底的所述第1面设置有具有侧壁的多个沟槽，所述多个沟槽包含有：栅极沟槽，其具有栅极侧壁而作为所述侧壁，该栅极侧壁设置有由所述第1层、所述第3层和所述第5层所形成的面；以及边界沟槽，其配置在所述栅极沟槽与所述二极管区域之间，所述边界沟槽具有面向所述二极管区域的边界侧壁，所述功率用半导体装置还具有：栅极绝缘膜，其对所述沟槽的所述侧壁进行覆盖；沟槽电极，其隔着所述栅极绝缘膜设置在所述沟槽内；层间绝缘膜，其设置在所述半导体衬底的所述第1面上，具有露出所述第1层以及所述第2层的IGBT开口部、局部地露出所述第4层的二极管开口部；第1电极，其设置在所述层间绝缘膜上，经由所述IGBT开口部与所述第1层以及所述第2层相接触，经由所述二极管开口部与所述第4层相接触；以及第2电极，其设置在所述半导体衬底的所述第2面上，与所述第6层以及所述第7层相接触，所述第4层包含有：沟槽包覆阱区域，其对所述边界侧壁的最深部进行包覆；多个分离阱区域，其与所述沟槽包覆阱区域分离地配置；以及扩散区域，其将所述沟槽包覆阱区域以及所述多个分离阱区域之间连接，在所述半导体衬底的与所述第1面平行的方向上的杂质浓度的比较中，所述扩散区域的杂质浓度比所述沟槽包覆阱区域以及所述分离阱区域各自的杂质浓度低，所述第1电极与所述分离阱区域相接触且远离所述扩散区域。2.根据权利要求1所述的功率用半导体装置，其中，所述第1电极只与所述第4层中的所述分离阱区域相接触。3.根据权利要求1或2所述的功率用半导体装置，其中，所述第6层具有从所述IGBT区域向所述二极管区域内延伸的部分。4.一种功率用半导体装置，其具有沟槽栅极型的IGBT区域、用于所述IGBT区域的反向导通的二极管区域，其中，该功率用半导体装置具有半导体衬底，该半导体衬底具有第1面以及与所述第1面相反的第2面，该第1面具有包含于所述IGBT区域的部分和包含于所述二极管区域的部分，所述半导体衬底包含有：第1导电型的第1层，其在所述IGBT区域远离所述第2面而设置在所述第1面；不同于所述第1导电型的第2导电型的第2层，其在所述IGBT区域远离所述第2面而设置在所述第1面；所述第2导电型的第3层，其在所述IGBT区域远离所述第1面以及第2面进行设置，与所述第1层...

【专利技术属性】
技术研发人员：高桥彻雄，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本;JP