电子元器件制造技术

提供一种能力图降低插入损耗并同时在通带以外的频带获得充分的衰减量的电子元器件。该电子元器件具备：元件主体；以及串联的第一LC并联谐振器至第nLC并联谐振器，第一LC并联谐振器至第nLC并联谐振器分别包含第一电感器至第n电感器、及第一电容器至第n电容器，第一电感器至第n电感器以在第1方向依次排列的方式设置于元件主体，第一电感器及第n电感器呈环绕于沿着与第1方向正交的第2方向的卷绕轴的漩涡状或螺旋状，第二电感器至第n-1电感器中的至少一个电感器呈环绕于沿着第1方向的卷绕轴的螺旋状。

【技术实现步骤摘要】
【国外来华专利技术】电子元器件
本专利技术涉及电子元器件，更具体而言，涉及具备3个以上的LC并联谐振器的电子元器件。
技术介绍
作为现有电子元器件的相关专利技术，已知有例如专利文献1记载的三维螺旋电感器。该三维螺旋电感器是设在层叠体内且在与层叠方向正交的方向上延伸的卷绕轴的周围环绕的螺旋状的线圈。该类三维螺旋电感器用于例如低通滤波器。使用三维螺旋电感器的低通滤波器构成为例如与由三维螺旋电感器及电容器所构成的多个LC并联谐振器串联。三维螺旋电感器呈螺旋状，因此相较于漩涡状的电感器，具有较大的空芯直径。因而，三维螺旋电感器相较于漩涡状的电感器而可获得较高Q值。因此，可谋求降低低通滤波器的插入损耗。然而，在低通滤波器中，三维螺旋电感器配置成以彼此的卷绕轴大致一致的方式排列成一列。因此，若三维螺旋电感器彼此过于接近，则三维螺旋电感器彼此的电磁耦合会变强。因此，在低通滤波器中，高频信号容易在三维螺旋电感器间传送。其结果是，在低通滤波器的通带以外的频带无法获得充分的衰减量。现有技术文献专利文献专利文献1：日本专利特开2006-190934号公报(图16a)
技术实现思路
专利技术所要解决的问题因此，本专利技术的目的在于提供一种可谋求降低插入损耗并同时在通带以外的频带获得充分的衰减量的电子元器件。解决技术问题的技术方案本专利技术的一实施方式的电子元器件的特征在于，具备：元件主体；以及串联的第一LC并联谐振器至第n(n为3以上的整数)LC并联谐振器，其特征在于，上述第一LC并联谐振器至该第nLC并联谐振器分别包含第一电感器至第n电感器及第一电容器至第n电容器，上述第一电感器至该第n电感器以在第1方向依序排列的方式设于上述元件主体，上述第一电感器及该第n电感器呈环绕于沿着上述第1方向的卷绕轴的漩涡状；该第二电感器至该第n-1电感器中的至少一个电感器呈环绕于沿着该第1方向的卷绕轴的螺旋状。根据本专利技术，可谋求降低插入损耗并同时在通带以外的频带获得充分的衰减量。附图说明图1A是本申请专利技术的电子元器件10的等效电路图。图1B是图1A的电子元器件10的外观立体图。图2A是电子元器件10的层叠体12的分解立体图。图2B是电子元器件10的层叠体12的分解立体图。图2C是电子元器件10的层叠体12的分解立体图。图2D是电子元器件10的层叠体12的分解立体图。图3是显示电子元器件10的通过特性的曲线图。具体实施方式以下，说明本专利技术的实施方式的电子元器件。(电子元器件的构成)以下，参照附图说明本专利技术一实施方式的滤波器的结果。图1A是本专利技术的电子元器件10的等效电路图。图1B是图1A的电子元器件10的外观立体图。图2A至图2D是电子元器件10的层叠体12的分解立体图。以下，上下方向表示绝缘体层16的层叠方向。此外，从上侧俯视时，将沿着电子元器件10的长边的方向定义成前后方向，将沿着电子元器件10的短边的方向定义成左右方向。上下方向、前后方向及左右方向彼此正交。电子元器件10的等效电路，如图1A所示，具备LC并联谐振器LC1～LC3、电容器C4～C7及外部端子14a～14h。LC并联谐振器LC1包含电感器L1及电容器C1。LC并联谐振器LC2包含电感器L2及电容器C2。LC并联谐振器LC3包含电感器L3及电容器C3。此外，对于LC并联谐振器LC1～LC3，其依次串联连接在外部端子14a与外部端子14b之间。此外，LC并联谐振器LC2的谐振频率比LC并联谐振器LC1的谐振频率及LC并联谐振器LC3的谐振频率要低。电容器C4连接在外部端子14a和LC并联谐振器LC1的连接点、与外部端子14c～14h之间。电容器C5连接在LC并联谐振器LC1和LC并联谐振器LC2的连接点、与外部端子14c～14h之间。电容器C6连接在LC并联谐振器LC2和LC并联谐振器LC3的连接点、与外部端子14c～14h之间。电容器C7连接在LC并联谐振器LC3和外部端子14b的连接点、与外部端子14c～14h之间。上述电子元器件10用作为低通滤波器。外部端子14a及外部端子14b用作为输出入端子，外部端子14c～14h用作为接地端子。电子元器件10如图1B及图2A至图2D所示那样，具备层叠体12，外部端子14a～14h，电感器导体18a～18p、22a～22u、26a～26p，连接导体20a、20b、24a、24b，电容器导体28a、28b、30a、30b、32a、32b、34a、34b、36a、36b、38a、38b、40a～40c，接地导体42，及通孔导体v1～v22。层叠体12如图1B及图2A至图2D所示那样，是将绝缘体层16a～16z、16aa～16ii在上下方向层叠而构成，呈长方体状。此外，层叠体12内设有LC并联谐振器LC1～LC3及电容器C4～C7。绝缘体层16a～16z、16aa～16ii如图2A至图2D所示那样，呈长方形，由例如与各导体同时烧成的陶瓷介电质构成。绝缘体层16a～16z、16aa～16ii以从上侧往下侧依次排列的方式进行层叠。以下，将绝缘体层16a～16z、16aa～16ii上侧的面称为表面，将绝缘体层16a～16z、16aa～16ii下侧的面称为背面。此外，作为绝缘体层16a～16z、16aa～16ii，也可使用树脂层。电感器L1呈环绕于与前后方向相平行的卷绕轴的漩涡状，设在层叠体12的前表面附近。此外，电感器L1由电感器导体18a～18p及通孔导体v1～v5构成。电感器导体18a～18c分别是设在绝缘体层16b～16d表面的线状导体层，是从绝缘体层16b～16d前侧短边的中央起朝向后侧稍微延伸后、朝向右侧延伸的导体。电感器导体18a～18c的右端分别位于绝缘体层16b～16d右前方的角附近。电感器导体18d分别是设在绝缘体层16z表面的线状导体层，沿着绝缘体层16z前侧发热短边延伸。从上侧俯视时，电感器导体18d的右端与电感器导体18a～18c的右端相重叠。电感器导体18e～18g分别是设在绝缘体层16h～16j表面的线状导体层，沿着绝缘体层16h～16j前侧的短边延伸。从上侧俯视时，电感器导体18e～18g的左端与电感器导体18d的左端重叠。电感器导体18h～18j分别是设在绝缘体层16w～16y表面的线状导体层，沿着绝缘体层16w～16y前侧的短边延伸。从上侧俯视时，电感器导体18h～18j的右端与电感器导体18e～18g的右端重叠。电感器导体18k～18m分别是设在绝缘体层16k～16m表面的线状导体层，沿着绝缘体层16k～16m前侧的短边延伸。从上侧俯视时，电感器导体18k～18m的左端与电感器导体18h～18j的左端重叠。电感器导体18n～18p分别是设在绝缘体层16t～16v表面的线状导体层，是从绝缘体层16t～16v前侧的短边的右端附近朝向左侧稍微延伸后、朝向后侧延伸的导体。从上侧俯视时，电感器导体18n～18p的右端与电感器导体18k～18m的右端重叠。通孔导体v1是沿上下方向贯通绝缘体层16b～16y的层间连接导体。此外，通孔导体v1是由分别贯通绝缘体层16b～16y的多个通孔导体相连而构成。通孔导体v1将电感器导体18a～18c的右端与电感器导体18d的右端相连接。通孔导体v2是沿上下方向贯通绝缘体层16h～16y的层间连接导体。此外，通孔导体v2本文档来自技高网...

【技术保护点】
一种电子元器件，其特征在于，具备：元件主体；以及串联连接的第一LC并联谐振器至第n(n是3以上的整数)LC并联谐振器，所述第一LC并联谐振器至所述第nLC并联谐振器分别包含第一电感器至第n电感器、及第一电容器至第n电容器，所述第一电感器至所述第n电感器以在第1方向上依次排列的方式设置于所述元件主体，所述第一电感器及所述第n电感器呈环绕于沿所述第1方向的卷绕轴的漩涡状，所述第二电感器至所述第n‑1电感器中的至少一个电感器呈环绕于沿所述第1方向的卷绕轴的螺旋状。

【技术特征摘要】
【国外来华专利技术】2013.10.30 JP 2013-2254621.一种电子元器件，其特征在于，具备：元件主体；以及串联连接的第一LC并联谐振器至第nLC并联谐振器，其中，n是3以上的整数，所述第一LC并联谐振器至所述第nLC并联谐振器分别包含第一电感器至第n电感器、及第一电容器至第n电容器，所述第一电感器至所述第n电感器以在第1方向上依次排列的方式设置于所述元件主体，所述第一电感器及所述第n电感器呈环绕于沿所述第1方向的卷绕轴的漩涡状，所述元件主体是由多个绝缘体层在相对于所述第1方向正交的第2方向上进行层叠而构成的，所述第二电感器至所述第n-1电感器中的至少一个电感器具有设置在绝缘体层上的多个内部导体，且呈环绕于沿所述第1方向的卷绕轴的螺旋状。2.如权利要求1所述的电子元器件，其特征在于，n是3。3.如权利要求2所述的电子元器件，其特征在于，所述第二LC并联谐振器的谐振频率比所述第一LC并联谐振器的谐振频率及所述第三LC并联谐振器的谐振频率要低。4.如权利要求2所述的电子元器件，其特征在于，还具备：输入端子，该输入端子设置于所述元件主体的表面，与所述第一LC并联谐振器相连接；输出端子，该输出端子设置于所述元件主体的表面，与所述第三LC并联谐振器相连接；接地端子，该接地端子设置于所述元件主体的表面；以及电容器，该电容器连接于所述输入端子与所述第一LC并联谐振器的连接点、与所述接地端子之间，该第一LC并联谐振器与所述第二LC并联谐振器的连接点、与该接地端子之间，该第二LC并联谐振器与所述第三LC并联谐振器的连接点、与该接地端子之间，或该第三LC并联谐振器与所述输出端子的连接点、与该接地端子之间。5.如权利要求4所述的电子元器件，其特征在于，所述第一LC并联谐振器至所述第三LC并联谐振器由设置于所述绝缘体层上的内部导体、及在所述第2方向上贯通所述绝缘体层的层间连接导体而构成。6.如权利要求5所述的电子元器件，其特征在于，所述第一电感器至所述第三电感器由多个内部导体并联连接而构成。7.如权利要求5所述的电子元器件，其特征在于，所述第二电感器由多个第一电感器导体、多个第二电感器导体、...

【专利技术属性】
技术研发人员：增田博志，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本;JP