一种移位寄存器单元、栅极驱动电路及其驱动方法技术

本发明专利技术公开一种移位寄存器单元、栅极驱动电路及其驱动方法，涉及显示技术领域，为解决由于栅极驱动信号复位时间较长所导致的无法保证对像素很好的充电的问题。该移位寄存器单元中，在输入阶段，输入模块用于在输入信号的作用下，将上拉节点的电压拉高；在输出阶段，输出模块用于在时钟信号的作用下，输出栅极驱动信号，并将上拉节点的电压进一步推高；在复位阶段，输出模块用于在时钟信号的作用下，将输出模块的输出端电压拉低至基准电压；第一下拉控制模块用于在第一下拉控制信号的作用下，将输出模块的输出端电压由基准电压调节至栅极关断电压。本发明专利技术提供的移位寄存器单元用于提供栅极驱动信号。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及。
技术介绍
随着显示技术的不断发展，越来越多的显示装置采用阵列基板行驱动(Gate OnArray，以下简称GOA)技术，这种GOA技术是直接将栅极驱动电路集成在阵列基板的非显示区域上，在很大程度上缩小了阵列基板的边框宽度。集成在阵列基板上的栅极驱动电路包括若干个移位寄存器单元，每个移位寄存器单元对应阵列基板上的一条栅线，并通过输出栅极驱动信号来实现对该条栅线的驱动，且栅极驱动信号在完成对栅线的驱动后会被复位至栅极关断电压，从而使后续工作能够正常进行。但由于分配到显示装置中每一行像素的时间固定，而且在固定的时间内，需要完成该行像素的充电过程和栅极驱动信号的复位过程;因此，对于较高分辨率的显示装置，其栅极驱动信号复位时间较长，就会导致该行像素所对应的像素充电时间较短，无法很好的实现对像素的充电。
技术实现思路
本专利技术的目的在于提供，用于解决由于栅极驱动信号复位时间较长所导致的无法保证对像素很好的充电的问题。为了实现上述目的，本专利技术提供如下技术方案:本专利技术的第一方面提供一种移位寄存器单元，所述移位寄存器单元的一个工作周期包括:输入阶段、输出阶段、复位阶段和保持阶段，所述移位寄存器单元包括:输入模块，在所述输入阶段，所述输入模块用于在输入信号的作用下，将上拉节点的电压拉尚;输出模块，在所述输出阶段，所述输出模块用于在时钟信号的作用下，输出栅极驱动信号，并将所述上拉节点的电压进一步推高;在所述复位阶段，所述输出模块用于在所述时钟信号的作用下，将所述输出模块的输出端电压拉低至基准电压；第一复位模块，在所述复位阶段，所述第一复位模块用于在所述第一复位信号的作用下，将所述上拉节点的电压拉低至所述基准电压；第一下拉控制模块，在所述复位阶段，所述第一下拉控制模块用于在第一下拉控制信号的作用下，将所述上拉节点的电压拉低至所述基准电压，并将所述输出模块的输出端电压由所述基准电压调节至栅极关断电压;在所述保持阶段，所述第一下拉控制模块用于在所述第一下拉控制信号的作用下，使所述输出模块的输出端电压保持在所述栅极关断电压;所述基准电压小于所述栅极关断电压。基于上述移位寄存器单元的技术方案，本专利技术的第二方面提供一种栅极驱动电路，包括若干上述移位寄存器单元。基于上述栅极驱动电路的技术方案，本专利技术的第三方面提供一种栅极驱动电路的驱动方法，用于驱动上述栅极驱动电路，包括以下步骤:输入阶段，移位寄存器单元的输入模块在输入信号的作用下，将上拉节点的电压拉尚;输出阶段，所述移位寄存器单元的输出模块在时钟信号的作用下，输出栅极驱动信号，并将所述上拉节点的电压进一步推高；复位阶段，所述输出模块在所述时钟信号的作用下，将所述输出模块的输出端电压拉低至基准电压;所述移位寄存器单元的第一复位模块在第一复位信号的作用下，将上拉节点的电压拉低至所述基准电压;所述移位寄存器单元的第一下拉控制模块在第一下拉控制信号的作用下，将所述上拉节点的电压拉低至所述基准电压，并将所述输出模块的输出端电压由所述基准电压调节至栅极关断电压；保持阶段，所述移位寄存器单元的第一下拉控制模块在第一下拉控制信号的作用下，使所述输出模块的输出端电压保持在栅极关断电压。本专利技术提供的移位寄存器单元中，输入模块能够在输入阶段，将上拉节点的电压拉高;输出模块能够在输出阶段输出栅极驱动信号，并将上拉节点的电压进一步推高，而且输出模块还能够在复位阶段时，在上拉节点的电压以及时钟信号的共同作用下，将输出模块的输出端电压拉低至基准电压;第一复位模块能够在复位阶段，将上拉节点的电压拉低至基准电压;第一下拉控制模块能够在复位阶段，将上拉节点的电压拉低至基准电压，并将输出模块的输出端电压由基准电压调节至栅极关断电压，而且第一下拉控制模块还能够在保持阶段，使输出模块的输出端电压保持在栅极关断电压。由于在复位阶段，输出模块的输出端电压先被拉低至基准电压，然后又被调节为栅极关断电压，而基准电压小于栅极关断电压，这就使得在由输出阶段到刚进入复位阶段的过程中，输出模块的输出端电压的波动量变大，而在响应时间基准不变的情况下，相应的输出模块的输出端电压的波动量的百分比就变小，从而降低了阻容延迟系数，实现了对栅极驱动信号的快速复位，增强了移位寄存器单元的驱动能力，保证了像素充电时间。此外，第一下拉控制模块能够在复位阶段，将输出模块的输出端电压由基准电压调节至栅极关断电压，而且在保持阶段，第一下拉控制模块还能够使输出模块的输出端电压保持在栅极关断电压；由于栅极关断电压是现有技术中经大量实验验证所获得的优选电压值，输出模块的输出端电压输出栅极关断电压时，能够减少阵列基板漏电现象的发生，使显示装置能够工作在稳定的状态。因此，本专利技术提供的移位寄存器单元不仅实现了对栅极驱动信号的快速复位，保证了像素充电时间，还能够在保持阶段将输出模块的输出端电压保持在栅极关断电压，保证了显示装置稳定的工作状态。【附图说明】此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中:图1为本专利技术实施例提供的移位寄存器单元的模块示意图；图2为本专利技术实施例提供的输出复位时间降低示意图；图3为本专利技术实施例提供的移位寄存器单元的结构示意图；图4为本专利技术实施例提供的移位寄存器单元的工作时序图；图5为本专利技术实施例提供的栅极驱动电路的结构示意图。附图标记:T1-第一开关管，T2-第二开关管，T3-第三开关管，T4-第四开关管，T5-第五开关管，T6-第六开关管，T7-第七开关管，T8-第八开关管，T9-第九开关管，Τ10-第十开关管，τη-第十一开关管，T12_第十二开关管，Τ13-第十三开关管，T14-第十四开关管，Τ15-第十五开关管，Τ16-第十六开关管，Τ17-第十七开关管，Τ18-第十八开关管，Τ19-第十九开关管，Τ20-第二十开关管，Τ21-第二十一开关管，Τ22-第二十二开关管，Τ23-第二十三开关管，PU-上拉节点，BH-第一下拉结点，PD2第二下拉结点，Input-输入信号，Output-栅极驱动信号，VHDl-第一下拉控制信号，CLK-时钟信号，Rstl-第一复位信号，VHD2-第二下拉控制信号，Rst2_第二复位信号，Vref 1-基准电压，Vref 2_栅极关断电压，tl_输入阶段，T2-输出阶段，〖3-复位阶段，t4_保持阶段，1-输入模块，2-输出模块，3-第一复位模块，4-第一下拉控制模块，5-第二下拉控制模块，6-输出寄存模块，7-寄存下拉模块，8-第二复位模块，STV帧起始信号，CLK1-第一时钟信号，CLK2-第二时钟信号，CLK3-第三时钟信号，CLK4-第四时钟信号，CLK5-第五时钟信号，CLK6-第六时钟信号。【具体实施方式】为了进一步说明本专利技术实施例提供的移位寄存器单元、栅极驱动电路及其驱动方法，下面结合说明书附图进行详细描述。请参阅图1和图4，本专利技术实施例提供的移位寄存器单元的一个工作周期包括:输入阶段tl、输出阶段t2、复位阶段t3和保持阶段t4，移位寄存器单元包括:输入模块1、输出模块2、第一复位模块3和第一下拉控制模块4。其中输入模块I在输入阶段tl，用于在输入信号本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，所述移位寄存器单元的一个工作周期包括：输入阶段、输出阶段、复位阶段和保持阶段，所述移位寄存器单元包括：输入模块，在所述输入阶段，所述输入模块用于在输入信号的作用下，将上拉节点的电压拉高；输出模块，在所述输出阶段，所述输出模块用于在时钟信号的作用下，输出栅极驱动信号，并将所述上拉节点的电压进一步推高；在所述复位阶段，所述输出模块用于在所述时钟信号的作用下，将所述输出模块的输出端电压拉低至基准电压；第一复位模块，在所述复位阶段，所述第一复位模块用于在所述第一复位信号的作用下，将所述上拉节点的电压拉低至所述基准电压；第一下拉控制模块，在所述复位阶段，所述第一下拉控制模块用于在第一下拉控制信号的作用下，将所述上拉节点的电压拉低至所述基准电压，并将所述输出模块的输出端电压由所述基准电压调节至栅极关断电压；在所述保持阶段，所述第一下拉控制模块用于在所述第一下拉控制信号的作用下，使所述输出模块的输出端电压保持在所述栅极关断电压；所述基准电压小于所述栅极关断电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：商广良，姚星，韩承佑，高玉杰，张元波，陈明，田正牧，董学，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11