用于铜结构化的中间层及其形成方法技术

本公开的实施方式涉及用于铜结构化的中间层及其形成方法。一种在半导体衬底之上形成金属化层的方法包括：在层级间电介质层之上沉积扩散阻挡衬垫的毯式层，以及在扩散阻挡衬垫之上沉积中间层的毯式层。包含铜的功率金属层的毯式层沉积在中间层之上。中间层包括主要元素和铜的固溶体。中间层具有与功率金属层不同的蚀刻选择性。在沉积功率金属层之后，对功率金属层、中间层和扩散阻挡衬垫进行结构化。

【技术实现步骤摘要】

本专利技术总体涉及铜金属化，并且在特定实施例中，涉及用于铜结构化的中间层及其形成方法。
技术介绍
半导体器件被用在各种各样的电子和其他应用中。半导体器件除其他以外包括通过在半导体晶片之上沉积一个或多个类型的材料薄膜并且将材料薄膜图案化以形成集成电路而形成在半导体上的集成电路或分立器件。在在半导体衬底内制作了各种器件之后，这些器件可以通过金属互连而互连。金属互连形成在器件区之上并且形成在称作金属化层级(metallizationlevel)的多个层和层级中。金属互连在传统工艺中由铝制成。技术缩放(technologyscaling)要求积极地减小较低金属化层级中的金属互连的厚度。减小了的厚度导致这些金属线的增加的电阻。作为结果，较低的金属化层级已用具有较低电阻的铜替换。然而，常规器件中的最上金属化层级由铝制成。这归因于将铜集成到要求厚金属线的最上金属化层级内的复杂性。
技术实现思路
根据本专利技术的实施例，一种在半导体衬底之上形成金属化层的方法包括：在层级间电介质层之上沉积扩散阻挡衬垫的毯式层，以及在扩散阻挡衬垫之上沉积中间层的毯式层。包含铜的功率金属层的毯式层沉积在中间层之上。中间层包括主要元素和铜的固溶体。中间层具有与功率金属层不同的蚀刻选择性。在沉积功率金属层之后，对功率金属层、中间层和扩散阻挡衬垫进行结构化。根据本专利技术的另一实施例，一种在半导体衬底之上形成金属化层的方法包括：提供包括层堆叠的晶片，层堆叠包括扩散阻挡衬垫、包含铝的中间层和包含铜的金属层。使用湿法化学蚀刻，通过对金属层、中间层和扩散阻挡衬垫进行蚀刻而形成金属线。根据本专利技术的另一实施例，一种在半导体衬底之上形成金属化层的方法包括：形成包括扩散阻挡衬垫、中间层和包含铜的功率金属层的层堆叠。通过连续地使用相同湿法化学蚀刻工艺对功率金属层和中间层进行蚀刻而形成金属线。湿法化学蚀刻在中间层和功率金属层之间是选择性的。扩散阻挡层是对来自功率金属层的铜原子的扩散阻挡层。附图说明为了更完整地理解本专利技术及其优点，现在对结合附图进行的以下描述做出参考，其中：图1图示出根据本专利技术的实施例的半导体器件的截面图；图2A至图2G图示出根据本专利技术的实施例的在处理的各个阶段中的半导体器件的截面图；图3A和图3B图示出根据本专利技术的实施例的在处理的各个阶段中的半导体器件的截面图；以及图4A至图4D图示出根据本专利技术的实施例的在晶片层级处理的各个阶段中的半导体器件的截面图。具体实施方式将相对于具体背景下的、即铜电化学沉积之后的金属堆叠的蚀刻中的各种实施例对本专利技术进行描述。然而，本专利技术也可以应用于当厚的金属层或其他材料层必须在不伤害到相邻结构的情况下被去除时的其他实例。类似地，本专利技术的实施例可以应用于诸如用于形成将片上系统器件中的相邻电路连接的重分布线的晶片层级工艺等的其他工艺。通过连续缩小集成电路芯片的物理尺寸，获得了性能增强、能量高效、生产成本上的降低等。虽然芯片高效地执行，但热能的耗散仍然是个挑战。对此的主要原因是芯片的单位面积电流上的巨大增加。在常规器件中，最上金属线由铝制成。因此，诸如铜等的金属开始用在功率金属(电流密度最高所在的最上金属层)中。然而，存在有与形成厚的结构化的铜相关联的主要问题。这是因为与铝不一样，铜不能使用等离子体蚀刻技术进行蚀刻。该复杂性被放大，因为对于最上金属线所需的厚金属线必须用例如大于大约5μm的厚金属线来制作。铜结构化中所使用的各种技术具有许多挑战。例如，厚铜线可以沉积在结构化的(经图案化的)抗蚀剂线之间。然而，这要求用于铜沉积和随后的光致抗蚀剂层的剥离的很长时间。特别地，形成厚铜线要求较厚抗蚀剂层的沉积，因为抗蚀剂层必须比铜线厚。随后，在形成铜线之后，这些厚光致抗蚀剂层必须在不损害相邻露出的铜线和种子层的情况下被剥离没有残余。此外，形成平面表面是有问题的，因为铜沉积速率取决于光致抗蚀剂中的孔的大小而变化，导致变化的厚度的铜线的形成。诸如反应离子蚀刻等的传统各向异性蚀刻方法可以用于蚀刻铜。因此，备选地，铜必须被沉积并接着使用湿法化学蚀刻技术而被结构化。然而，没有用于铜蚀刻的良好的各向异性湿法蚀刻化学物质。结果，湿法蚀刻取决于抗蚀剂层(蚀刻掩模)中的开口而以不均匀的速率竖直地和横向地去除铜。例如，使用常规铜蚀刻化学物质进行的厚铜层(～3μm至10μm)的湿法化学蚀刻可以形成高的横向底切(横向上的铜的蚀刻)、蚀刻缺口(mousebite)(归因于不均匀的横向蚀刻的粗糙侧壁)和其他影响，这增加了线粗糙度并使得难以创建小结构。蚀刻缺口的根本原因还不是很清楚。为避免这些问题，在扩散阻挡层与铜之间使用诸如钽、氮化钽、钛等的不同蚀刻停止材料。然而，所有这些蚀刻停止都遭受某些缺点。在各种实施例中，本专利技术通过使用包括铝的层作为在铜阻挡层与厚铜之间的蚀刻停止克服了这些和其他限制。在一个图示实施例中，本公开教导了功率金属(铜)与阻挡层(例如，包括钛钨)之间的中间层的使用，以使得能够使用湿法化学蚀刻实现功率金属的结构化。常规地，由铜制成的功率金属如果被直接接触金属阻挡层沉积则不能被很好地结构化。另外，存在有金属阻挡层与功率金属之间的粘合的严重问题。本公开的专利技术人已发现，湿法化学蚀刻导致功率金属的高的欠蚀刻以及不同质或不规则的蚀刻轮廓。本公开的专利技术人已发现，该不期望的结果可以在当引入中间层时被消除。中间层的存在显著地改进了使用湿法化学蚀刻被结构化之后的功率金属的蚀刻轮廓。包括铜的功率金属与包括TiW的阻挡层之间的包括铝的附加中间层导致功率金属的同质蚀刻和在蚀刻之上的控制，由此产生的结果是湿法化学蚀刻之后的功率金属的均匀轮廓。图1图示出根据本专利技术的实施例的半导体芯片的截面图。半导体芯片10(未按比例示出)包含布置在其内部的有源电路。有源电路可以形成在衬底110中和/或之上并且包括有源器件区105且包括必要的晶体管、电阻器、电容器、电感器或用来形成集成电路的其他部件。例如，包括晶体管(例如，CMOS晶体管)的有源区域可以通过隔离区、例如浅沟槽隔离彼此分开。在各种实施例中，半导体芯片10可以形成在硅衬底110上。备选地，在其他实施例中，半导体芯片10可以已经形成在碳化硅(SiC)上。在一个实施例中，半导体芯片10可以至少部分地已经形成在氮化镓(GaN)上。例如，本文档来自技高网...

【技术保护点】
一种在半导体衬底之上形成金属化层的方法，所述方法包括：在层级间电介质层之上沉积扩散阻挡衬垫的毯式层；在所述扩散阻挡衬垫之上沉积中间层的毯式层；在所述中间层之上沉积包含铜的功率金属层的毯式层，其中所述中间层包括主要元素和铜的固溶体，其中所述中间层具有与所述功率金属层不同的蚀刻选择性；以及在沉积所述功率金属层之后，对所述功率金属层、所述中间层和所述扩散阻挡衬垫进行结构化。

【技术特征摘要】
2015.01.28 US 14/607,7081.一种在半导体衬底之上形成金属化层的方法，所述方法包括：
在层级间电介质层之上沉积扩散阻挡衬垫的毯式层；
在所述扩散阻挡衬垫之上沉积中间层的毯式层；
在所述中间层之上沉积包含铜的功率金属层的毯式层，其中所述
中间层包括主要元素和铜的固溶体，其中所述中间层具有与所述功率
金属层不同的蚀刻选择性；以及
在沉积所述功率金属层之后，对所述功率金属层、所述中间层和
所述扩散阻挡衬垫进行结构化。
2.根据权利要求1所述的方法，其中所述主要元素包括铝、钨、
钛、镍、锰、钼、钽和硅中的一个或多个。
3.根据权利要求1所述的方法，其中对所述功率金属层、所述中
间层和所述扩散阻挡衬垫进行结构化包括：
在所述功率金属层之上形成蚀刻掩模；以及
使用湿法蚀刻化学物质对所述功率金属层和所述中间层进行蚀
刻。
4.根据权利要求3所述的方法，其中所述功率金属层使用包括磷
酸、硝酸、乙酸的混合物进行蚀刻，并且其中所述中间层使用氢氟酸
进行蚀刻。
5.根据权利要求4所述的方法，其中所述磷酸是所述湿法蚀刻化
学物质中的主要成分。
6.一种在半导体衬底之上形成金属化层的方法，所述方法包括：
提供包括层堆叠的晶片，所述层堆叠包括扩散阻挡衬垫、包含铝
的中间层和包含铜的金属层；以及
使用湿法化学蚀刻，通过对所述金属层、所述中间层和所述扩散
阻挡衬垫进行蚀刻而形成金属线。
7.根据权利要求6所述的方法，其中所述湿法化学蚀刻的化学物
质包括磷酸、硝酸、乙酸和氢氟酸中的一个或多个，其中所述金属层

\t使用包括磷酸、硝酸、乙酸的混合物进行蚀刻，并且其中所述中间层
使用氢氟酸进行蚀刻。
8.根据权利要求7所述的方法，其中所述磷酸是所述湿法化学蚀
刻的所述化学物质中的主要成分。
9.根据权利要求6所述的方法，其中所述金属层至少三百纳米
厚。

【专利技术属性】
技术研发人员：R·K·乔施，C·法赫曼，P·费希尔，R·罗思，J·斯泰恩布伦纳，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE