晶体管的形成方法技术

本发明专利技术提供一种晶体管的形成方法，包括：提供衬底；在所述衬底上形成伪栅结构；在所述伪栅结构两侧的衬底中形成源区和漏区；在衬底上形成与伪栅结构齐平的层间介质层；去除所述伪栅结构，形成露出部分衬底的开口；在所述开口底部形成铪基高介电层，作为栅介电层；进行第一退火，在第一退火的过程中通入含氧的气体；进行第二退火，在第二退火的过程中通入氢气；第一退火中，氧离子补充到铪基介电层内的氧空位中，减少了氧空位造成的陷阱数量。第二退火中，氢离子补充到栅介电层与衬底之间的界面中，减少界面态缺陷造成的陷阱数量，可以优化晶体管性能。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种，包括：提供衬底；在所述衬底上形成伪栅结构；在所述伪栅结构两侧的衬底中形成源区和漏区；在衬底上形成与伪栅结构齐平的层间介质层；去除所述伪栅结构，形成露出部分衬底的开口；在所述开口底部形成铪基高介电层，作为栅介电层；进行第一退火，在第一退火的过程中通入含氧的气体；进行第二退火，在第二退火的过程中通入氢气；第一退火中，氧离子补充到铪基介电层内的氧空位中，减少了氧空位造成的陷阱数量。第二退火中，氢离子补充到栅介电层与衬底之间的界面中，减少界面态缺陷造成的陷阱数量，可以优化晶体管性能。【专利说明】
本专利技术涉及半导体制造领域，尤其涉及一种。
技术介绍
随着集成电路(简称IC)制造技术的飞速发展，半导体器件的尺寸不断缩小，这给半导体器件的性能带来了影响。例如:M0S晶体管中沟道长度和栅介电层(一般为S12)厚度按比例缩小后，导致了多晶硅损耗、栅电阻较高以及漏电流增加等缺陷的产生。为此某些高K(介电常数)电介质材料取代传统的3102可有效减小栅极漏电流，但高K电介质材料与多晶硅不兼容，因此现在的集成电路中大多采用金属栅电极取代多晶硅栅电极，并取得良好的效果。栅介电层的等效氧化层厚度(Equivalent oxide thickness，E0T)也称电学厚度，是反映栅介电层电容性质的参数，它与介电常数呈反比。对于CMOS晶体管来说，栅介电层的介电常数越大，晶体管的性能越好，因此，为了提高晶体管的性能，需要尽可能降低等效氧化层厚度。等效氧化层厚度与栅介电层的实际物理厚度呈正比，为了降低等效氧化层厚度，栅介电层的实际物理厚度也要减小，但是栅介电层实际物理厚度的减小会带来漏电流增大等问题。在相同等效氧化层厚度的条件下，铪基高K材料(如氧化铪)作为栅介电层比氮氧化硅材料的栅介电层具有更大物理厚度，从而能够减小漏电流，因此，铪基高K材料正在逐步成为高K/金属栅极制作工艺中常用的栅介电层材料。但是，铪基高K材料作为栅介电层材料时，容易在半导体器件中产生缺陷从而影响半导体器件的性能。
技术实现思路
本专利技术解决的问题是提出一种，减少铪基介电层中的陷阱缺陷，以及栅介电层与衬底之间的界面态缺陷，进而提高晶体管的性能。为解决上述问题，本专利技术提出了一种，包括:提供衬底；在所述衬底上形成伪栅结构；在所述伪栅结构两侧的衬底中形成源区和漏区；在衬底上形成与伪栅结构齐平的层间介质层；去除所述伪栅结构，形成露出部分衬底的开口 ；在所述开口底部形成铪基介电层，作为栅介电层；在形成所述栅介电层后进行第一退火，在第一退火的过程中通入含氧的气体；进行第二退火，在第二退火的过程中通入氢气；第二退火后，向所述开口中填充金属，以形成金属栅极。可选的，第一退火的温度在500到700摄氏度的范围内，第二退火的温度在900到1000摄氏度的范围内。可选的，所述第一退火采用快速热处理退火工艺，所述第二退火采用激光退火工-H-O可选的，第一退火中，所述含氧的气体为氧气，在所述第一退火的步骤中，通入氧气的流量在200毫升每分钟到1000毫升每分钟的范围内。可选的，在进行第二退火的步骤中，还通入氮气或者惰性气体。可选的，在第二退火中还通入氮气，通入氢气和氮气的流量分别在2升每分钟到10升每分钟的范围内。可选的，所述第一退火的时间在15秒到50秒的范围内，所述第二退火的时间在2毫秒到8毫秒的范围内。可选的，在所述开口底部形成铪基介电层，作为栅介电层的步骤包括:所述开口底部的衬底上形成氧化硅层，在所述氧化硅层上形成氧化铪层，所述氧化硅层和氧化铪层构成所述栅介电层。可选的，所述氧化娃层的厚度在8?12埃的范围内，所述氧化給层的厚度在15?25埃的范围内。可选的，所述晶体管为鳍式场效应晶体管，在所述衬底上形成伪栅结构之前，刻蚀所述衬底，以在衬底中形成鳍部，在形成伪栅结构的步骤中，所述伪栅结构横跨至少一个所述鳍部，并覆盖所述鳍部的侧壁与顶部；在所述伪栅结构两侧的衬底中形成源区和漏区的步骤包括:在所述伪栅结构两侧的鳍部中形成源区和漏区；在衬底上形成与伪栅结构齐平的层间介质层的步骤包括:在衬底上形成覆盖鳍部且与伪栅结构齐平的层间介质层；去除所述伪栅结构，形成露出部分衬底的开口的步骤包括:去除所述伪栅结构，形成露出部分鳍部的开口。可选的，在所述第一退火和第二退火步骤之后，在向所述开口中填充金属之前，在所述铪基介电层上依次形成氮化钛盖帽层和氮化钽盖帽层。与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术的形成方法中，在所述开口底部形成铪基介电层，作为栅介电层；进行第一退火，在第一退火的过程中通入含氧的气体；进行第二退火，在第二退火的过程中通入氢气；第一退火中，氧离子补充到铪基介电层内的氧空位中，减少了氧空位造成的陷阱数量，第二退火中，氢离子补充到栅介电层与衬底之间的界面中，减少界面态缺陷造成的陷阱数量，可以优化晶体管的性能。进一步，在所述第二退火的步骤中，还通入氮气或者惰性气体，氮气或者惰性气体有益于推动氢气进入栅介电层与衬底之间的界面中，减小在铪基介电层中存留的氢离子数量，减小不稳定的铪氢键的形成概率，以进一步优化晶体管的性能。【附图说明】图1至图7为本专利技术一实施例各步骤的示意图。【具体实施方式】现有技术中铪基高K材料作为栅介电层材料时，容易在半导体器件中产生缺陷从而影响半导体器件的性能。分析半导体器件中产生缺陷的原因，铪基高K材料中容易出现陷阱缺陷，在铪基高K材料与硅衬底中的界面处也容易产生界面态缺陷，虽然现有技术中提出了在铪基高K材料与硅衬底之间添加氧化硅层以减少界面态缺陷，但是在实际制作中界面态缺陷引起的漏电流增大，阈值电压漂移等问题仍较为严重。为此，本专利技术提供一种，本专利技术中，在在所述开口底部形成铪基介电层，作为栅介电层；进行第一退火，在第一退火的过程中通入含氧的气体；进行第二退火，在第二退火的过程中通入氢气；第一退火中，氧离子补充到铪基介电层内的氧空位中，减少了氧空位造成的陷阱数量，第二退火中，氢离子补充到栅介电层与硅衬底之间的界面中，减少界面态缺陷造成的陷阱数量。进而提高鳍部中沟道区的空穴迀移率，可以优化晶体管的性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图1至图7为本专利技术一实施例各个步骤的示意图。需要说明的是，在本实施例中，所要形成的晶体管为鳍式场效应晶体管，但是本专利技术对此不做限制，在其他实施例中，还可以形成非鳍式的CMOS晶体管。参考图1，提供衬底100。在本实施例中，所述衬底100为硅衬底，在其他实施例中，所述衬底100还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底，对此本专利技术不做任何限制。继续参考图1，刻蚀所述衬底100，在衬底100中形成多个鳍部(Fin) 101，所述鳍部101用于形成鳍式场效应晶体管的源区、漏区以及沟道区。具体地，所述鳍部101的材料为娃。在本实施例中，形成多个鳍部101之后，在多个鳍部101之间还可以形成隔离结构110，所述隔离结构110可以为浅沟槽隔离结构或局部氧化隔离。所述隔离结构用于将多个晶体管隔离，但是本专利技术对是否形成隔离结构110不做限制。参考图2，在所述衬底100上形成伪栅结构，所述伪栅结构横跨至少一个所述鳍部101，并覆盖所述鳍部10本文档来自技高网...

【技术保护点】
一种晶体管的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成伪栅结构；在所述伪栅结构两侧的衬底中形成源区和漏区；在衬底上形成与伪栅结构齐平的层间介质层；去除所述伪栅结构，形成露出部分衬底的开口；在所述开口底部形成铪基介电层，作为栅介电层；在形成所述栅介电层后进行第一退火，在第一退火的过程中通入含氧的气体；进行第二退火，在第二退火的过程中通入氢气；第二退火后，向所述开口中填充金属，以形成金属栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：周飞，居建华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31