用于识别在至少一个存储元件(38)中的、尤其是寄存器(2、42)中的有错误的数据的方法，所述存储元件包括至少一个双稳态的触发器，所述方法允许可靠地发现软错误。为此，在写入数据到所述至少一个存储元件(38)中时，从这些数据中产生至少一个写入安全比特并且存储在配属的安全存储元件(46)中，其中，以与在写入时相同的方式从所述数据中连续地被计算出至少一个输出安全比特并且与对应的写入安全比特进行比较。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】用于识别在至少一个存储元件(38)中的、尤其是寄存器(2、42)中的有错误的数据的方法，所述存储元件包括至少一个双稳态的触发器，所述方法允许可靠地发现软错误。为此，在写入数据到所述至少一个存储元件(38)中时，从这些数据中产生至少一个写入安全比特并且存储在配属的安全存储元件(46)中，其中，以与在写入时相同的方式从所述数据中连续地被计算出至少一个输出安全比特并且与对应的写入安全比特进行比较。【专利说明】用于识别至少一个存储器元件中的错误数据的方法和装置
本专利技术涉及用于识别至少一个存储器元件中的、尤其是寄存器中的错误的数据的装置和方法，所述存储器元件包括至少一个双稳态的触发器(flipflops)。本专利技术此外涉及用于执行这样的方法的装置以及具有这样的装置的集成的电路。
技术介绍
寄存器的特别之处是，其数据输出端始终(并且不是如例如在RAM中那样仅仅在寻址之后)示出被存储的数据并且常常不仅仅被用于存储，而是还确定硬件的功能，例如定时器的波特率、通讯协议等。如下的错误被称作为“SoftErrors”或者“软错误”，其不通过物理性损坏引起，而是通过由外部影响原因造成的双稳态的部件的状态改变引起。双稳态的部件例如是Fl ipflops或者说触发器，其能够采用并且也能够保持两个不同的状态。软错误一般通过高能量的粒子、以及例如宇宙的辐射的部分或者壳体材料中放射性掺杂物引起，其侵入到半导体中并且在那儿进行翻转，这称作为单事件干扰或者说“单粒子翻转(Single Event Upset)”(SEU)。在此通常受到影响的是RAM模块，但还有触发器。已知的应对措施是对RAM中的数据的错误识别的和/或错误修正的编码、例如通过错误修正代码(ECC)0对于触发器已知的是，执行多数决定作为保护的措施。在此，触发器被三倍地实施并且在不是所有的触发器都具有相同的状态的情况下，实施“3个中的两个”或者说三分之二的多数决定。此外，已知抗辐射的触发器，其虽然更少地受到干扰，但是为此也明显地比标准的触发器大。其它已知的方法利用周期性地读取(程序控制地)并且再写入关键的数据。同样已知的是利用CRC周期性地检查，其中每个比特例如被状态机周期性地串行检查并且合并到CRC总数的计算中。触发器一般被应用作为很多类型的寄存器的基础结构，这些寄存器尤其在微控制器中、然而也在大多数其它的IC类型中用于存储数据。一个应用情况例如是存储用于模拟电路的修正数据或者存储用于匹配特别的任务的配置数据。在存储变化数据的寄存器中出现以上提到的错误意味着，计算流和控制流中暂时的偏差，其在系统中常常能够被忽略。明显更严重的是数据在配置寄存器或者微调寄存器中的改变，因为在这样的寄存器中，被寄存的数据通常在系统接入后仅仅被写入一次。由SEU引起的错误而后可能一直保留至断开并且会导致严重的错误功能。
技术实现思路
因此本专利技术的目的是，提供一种用于发现并且控制在寄存器中的软错误的方法。此外要提供相应的装置和相应的集成的电路。根据本专利技术，以上提到的目的参考以下的方法实现，即在写入数据到至少一个数据存储元件中时，由这些数据产生至少一个写入安全比特/写入安全位并且存储在配属的安全存储元件中并且其中以与在写入时相同的方式连续地从数据中计算出至少一个输出安全比特/输出安全位并且将其与对应的写入安全比特进行比较。有利的设计方案是从属权利要求的主题。本专利技术从以下构思出发:尤其是在当数据不是有规律地被写入、而更多的是尤其在运行开始时仅仅一次被寄存时，软错误的发现是重要的。虽然这些数据仅仅一次被写入，但是会包含重要的信息，例如对于进一步的运行重要的配置设定。数据中的错误应该在出现之后立即或者有短延时地被识别。多数决定器的执行(其中数据在一定程度上以冗余的方式写入到多个存储器模块中)需要大的芯片面积以及高的电流消耗。利用周期性的检查的方法消耗运算时间。对错误发现的延时要求越严格，运算时间就越高。如现在已经识别出的那样，通过早在初始写入数据时产生或者说计算出表征数据的安全比特数目，能够可靠地并且节省资源地发现软错误。这些(输出)安全比特能够借助于组合的逻辑以相同的方式、即根据相同的计算规定从输出端数据中重新产生，其中，与在写入时的比特相比较后在缺乏对应的情况下可靠地指出软错误的出现。错误的出现因此能够立即被发现。这使得能够在应用这些数据之前进行警告并且/或者直接地修正这些数据。根据本专利技术，以与在写入时相同的方式从来源于数据存储元件的数据中计算出至少一个安全比特或者说输出安全比特并且与对应的写入安全比特进行比较。缺乏对应表明在此期间发生软错误，其例如表示为一个或者多个比特倒置。数据的写入以有利方式地由处理器(CPU)或者由状态机或者由信号引起。优选向处理器传递关于相应的写入安全比特与对应的读取安全比特的缺乏对应的信号。信号通知优选通过设置至少一个标志和/或中断实现。这以有利方式地例如在具有或者没有中断能力的状态寄存器中实现并且使得系统或者说处理器能够引起并且执行错误处理措施。由此，在优选的实施方式中，基于计算出的安全比特或者说输出安全比特与产生的写入安全比特的缺乏对应，也就是说在识别出出现错误时，重新向数据存储元件中写入数据。也就是说，由处理器或者状态机重复数据初始被写入到存储元件中的过程。然而相比于已知的方法，这不是周期性地执行，而是仅仅在需求情况下，也就是在出现错误时才执行。以该方式，数据而后-至少首先-又以没有错误的形式供支配用于另外的过程。安全比特优选是奇偶比特和/或ECC比特。奇偶比特在此表征:在数据比特中是否存在并且存在多少“I”或者“O”状态。在奇偶比特为偶数时，数据的奇数数目的“I”状态对应于奇偶比特的值“I” ； “O”代表数据的偶数数目的“I”比特。该分配在奇数的奇偶比特的情况下相反地选择。ECC(Error Correcting Code)比特在此理解为如下比特或其产生手段，其(至少在受限制的程度上)不仅仅允许发现错误而且也允许借助于ECC比特修正错误。通常，I比特错误能够立即被修正，而2比特错误能够被识别，但不能被修正。多比特错误能够部分地被识别。安全比特也能够在其它存储保护方法的基础上被产生并且被写入。根据本专利技术，以上提到的目的参考如下的装置被实现，其具有至少一个逻辑单元，在逻辑单元中执行以上描述的方法。该方法在所述至少一个逻辑单元中优选通过硬件和/或软件执行。可以为写入和读取数据设置同一逻辑单元用于产生安全比特，或者为这两个过程中的每个过程各设置一个逻辑单元。逻辑单元也能够是处理器的一部分或者说与处理器结合。以上提到的目的参考如下集成的电路实现，其具有至少一个数据存储元件、至少一个安全存储元件和所述类型的装置。这样的集成的电路优选在具有参数微调的IC中使用。(部件容忍度常常过大，不能够实现电路的要求的精度。在这样的情况下，部件被平衡-例如在分压器的情况下从多个分接中选出一个。)微调应用在所有的测量电路中，例如用于传感器信号、阀电流，以及电流供应和比较电路中。另外的使用可行方案是用于使IC与环境匹配的配置，例如匹配于车辆类型、车轮传感器类型、机载电压的监测阈值等。数据存储元件在优选的实施方案中包括至少一个触发器。本专利技术的优点尤其在于，通过在写入数据时并本文档来自技高网...
【技术保护点】
一种用于识别在至少一个存储元件(38)中的、尤其是寄存器(2、42)中的有错误的数据的方法，所述存储元件包括至少一个双稳态的触发器，其中，在写入数据到所述至少一个存储元件(38)中时，从这些数据中产生至少一个写入安全比特并且存储在配属的安全存储元件(46)中并且其中，以与在写入时相同的方式从所述数据中连续地计算出至少一个输出安全比特并且与对应的写入安全比特进行比较。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：A·特雷斯科夫，
申请(专利权)人：大陆特韦斯贸易合伙股份公司及两合公司，
类型：发明
国别省市：德国;DE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。