当前位置: 首页 > 专利查询>英特尔公司专利>正文

用于恢复时钟信号的装置和系统制造方法及图纸

技术编号:13389910 阅读:103 留言:0更新日期:2016-07-22 12:53
描述了用于时钟与数据恢复电路(CDR)的相位调整电路。系统和装置包括:输入端,所述输入端用于接收串行数据信号;边沿数据分接头,所述边沿数据分接头用于对串行数据信号中的过渡边沿进行采样,以便生成数据边沿检测信号;CDR电路,所述CDR电路包括相位检测器,所述相位检测器用于接收串行数据信号和数据边沿检测信号,并且用于输出指示串行数据信号与数据边沿检测信号之间的相位差的相位超前/滞后信号;以及相位调整电路,所述相位调整电路用于生成相位超前/滞后调整数据。CDR电路用于至少部分地基于由相位超前/滞后调整数据所调整的相位超前/滞后信号来输出经恢复的时钟信号。

【技术实现步骤摘要】
【国外来华专利技术】用于恢复时钟信号的装置和系统
本公开内容总体上涉及相位调整电路,并且更具体地涉及用于恢复时钟信号的装置、采用时钟与数据恢复电路的系统、以及用于生成相位调整数据的装置。
技术介绍
时钟与数据恢复(CDR)电路是串行器/解串器(SerDes)设计(例如,高速串行输入/输出(I/O)设计)中的重要接收器(RX)部件。为了以高速度传输串行数据,CDR从所接收的串行数据中提取相位信息并且生成与数据同步的时钟-即,输出用于RX部件的经恢复的时钟和数据信号。根据传入数据流来生成准确的时钟信号的能力需要产生最低误码率(BER)的采样位置。为了高速串行数据传输,常常使用波特率相位检测而不是过采样过程,这是因为其简单性和低功耗。公知的波特率相位检测过程(例如,Mueller-Müller相位检测)的原理是通过使用误差信息(其是通过将传入数据信号与采样器输入端处的参考阈值相比较来定义的)、基于组合的脉冲响应来检测最佳采样位置;然而,对于具有高速度或高插入损耗(例如,由于长信道)的互连,这些公知的波特率相位检测过程产生次佳的采样,导致不正确的时钟和数据恢复结果。
技术实现思路
根据本公开内容的一个实施例,提供了一种用于恢复时钟信号的装置,所述装置包括:输入端,所述输入端用于接收串行数据信号;边沿数据分接头,所述边沿数据分接头用于对所述串行数据信号中的过渡边沿进行采样,以便生成数据边沿检测信号;时钟与数据恢复CDR电路,所述时钟与数据恢复CDR电路包括相位检测器,所述相位检测器用于接收所述串行数据信号和所述数据边沿检测信号,并且用于输出指示所述串行数据信号与所述数据边沿检测信号之间的相位差的相位超前/滞后信号;相位调整电路,所述相位调整电路用于生成相位超前/滞后调整数据;以及判决反馈均衡DFE;其中,所述CDR电路用于至少部分地基于由所述相位超前/滞后调整数据所调整的所述相位超前/滞后信号来输出经恢复的时钟信号,并且其中,所述相位调整电路根据来自所述DFE的一个或多个信号来调整所述时钟信号的相位。根据本公开内容的一个实施例,提供了一种采用时钟与数据恢复CDR电路的系统,所述系统包括:处理器;存储器;无线接口,所述无线接口用于容许所述处理器与另一个设备进行通信;以及系统总线,所述系统总线通信地耦合到所述处理器和所述存储器;其中,所述存储器或所述处理器至少其中之一包括串行输入/输出I/O接口,所述串行输入/输出I/O接口包括:输入端,所述输入端用于接收串行数据信号;边沿数据分接头,所述边沿数据分接头用于对所述串行数据信号中的过渡边沿进行采样,以便生成数据边沿检测信号;CDR电路,所述CDR电路包括相位检测器,所述相位检测器用于接收所述串行数据信号和所述数据边沿检测信号,并且用于输出指示所述串行数据信号与所述数据边沿检测信号之间的相位差的相位超前/滞后信号;判决反馈均衡DFE;以及相位调整电路,所述相位调整电路用于生成相位超前/滞后调整数据;其中,所述CDR电路用于至少部分地基于由所述相位超前/滞后调整数据所调整的所述相位超前/滞后信号来输出经恢复的时钟信号,并且其中,所述相位调整电路根据来自所述DFE的一个或多个信号来调整所述时钟信号的相位。根据本公开内容的一个实施例,提供了一种用于生成相位调整数据的装置,所述装置包括:判决反馈均衡DFE回路,所述判决反馈均衡DFE回路利用分别由所述DFE回路的前体分接头和后体分接头捕获的串行数据信号的前体数据样本和后体数据样本;第一相位调整电路和第二相位调整电路,所述第一相位调整电路用于至少部分地基于由所述DFE回路捕获的所述前体数据样本或所述后体数据样本其中之一来生成第一相位超前/滞后调整数据,所述第二相位调整电路用于至少部分地基于第一信号样本与第二信号样本之间的差来生成第二相位超前/滞后调整数据,所述第一信号样本和所述第二信号样本与所述前体数据样本和所述后体数据样本不同;以及选择电路,所述选择电路用于至少部分地基于所述串行数据信号的检测到的插入损耗来选择所述第一相位超前/滞后调整数据或所述第二相位超前/滞后调整数据。附图说明参考下面的图描述了本公开内容的非限制性和非详尽的实施例,其中,除非另外说明,遍及各视图,类似的附图标记指代类似的部分。图1是对根据本公开内容的实施例的包括有相位调整电路的时钟与数据恢复电路的例示。图2是根据本公开内容的实施例的利用了判决反馈均衡电路的相位调整电路的框图。图3是根据本公开内容的实施例利用判决反馈均衡自适应数据的信号调整过程的流程图。图4是对根据本公开内容的实施例的利用了判决反馈均衡数据的相位调整电路的例示。图5是对根据本公开内容的实施例的用于相位调整电路的采样器的行为的例示。图6是根据本公开内容的实施例的利用了两组样本数据的信号调整过程的流程图。图7是对根据本公开内容的实施例的利用了两组样本数据的相位调整电路的例示。图8是对根据本公开内容的实施例的相位调整电路的例示。图9是对利用本公开内容的实施例的计算机系统的例示。具体实施方式本公开内容的实施例描述了用于时钟与数据恢复(CDR)电路的相位调整电路。在下面的描述中,讨论了许多细节,以提供对本公开内容的实施例的全面理解。然而,对于本领域技术人员将显而易见的是,本公开内容的实施例可以在没有这些具体细节的情况下得以实施。在其它情形下,以框图形式而非详细地示出公知的结构和设备,以免使本公开内容的实施例难以理解。应当指出的是,在实施例的对应附图中,用线来表示信号。某些线可能较粗,以指示更多组成的信号的路径,和/或某些线可以在一端或多端处具有箭头,以指示主要的信息流动方向。这样的指示并非旨在进行限制。更确切地说,结合一个或多个示例性实施例来使用这些线,以有助于更容易地理解电路或逻辑单元。如由设计需要或偏好所指定的任何所表示的信号实际上可以包括能够在任一方向上行进并且能够用任何适当类型的信号方案来实现的一个或多个信号。贯穿整个说明书并且在权利要求书中,术语“连接”表示在没有任何中间设备的情况下所连接的物体之间的直接电连接。术语“耦合”表示所连接的物体之间的直接电连接或者通过一个或多个无源或有源中间设备的间接连接。术语“电路”表示被设置为相互合作以提供期望的功能的一个或多个无源和/或有源部件。术语“信号”表示至少一个电流信号、电压信号或数据/时钟信号。“一”、“一个”以及“所述”的含义包括多个引用。“在……中”的含义包括“在……中”和“在……上”。术语“缩放”通常指的是将设计(方案和布局)从一种工艺技术转换为另一种工艺技术。术语“缩放”通常还指的是在相同的工艺节点内缩小布局和设备的尺寸。术语“缩放”还可以指的是相对于另一个参数(例如,电源水平)来调整(例如,减慢)信号频率。术语“基本上”、“接近”、“近似”、“附近”、以及“大约”通常指的是在目标值的+/-20%内。除非另外说明,否则用于描述共同的对象的序数词“第一”、“第二”、以及“第三”等的使用仅表示指代类似对象的不同实例,而并非旨在暗示如此描述的对象必须在时间上、空间上、排序上或以任何其它方式处于给定顺序。出于实施例的目的,晶体管是金属氧化物半导体(MOS)晶体管,其包括漏极端子、源极端子、栅极端子和体端子。晶体管还包括三栅极晶体管和FinFet晶体管、环栅圆本文档来自技高网...

【技术保护点】
一种装置,包括:输入端,所述输入端用于接收串行数据信号;边沿数据分接头,所述边沿数据分接头用于对所述串行数据信号中的过渡边沿进行采样,以便生成数据边沿检测信号;时钟与数据恢复(CDR)电路,所述时钟与数据恢复(CDR)电路包括相位检测器,所述相位检测器用于接收所述串行数据信号和所述数据边沿检测信号,并且用于输出指示所述串行数据信号与所述数据边沿检测信号之间的相位差的相位超前/滞后信号;以及相位调整电路,所述相位调整电路用于生成相位超前/滞后调整数据;其中,所述CDR电路用于至少部分地基于由所述相位超前/滞后调整数据所调整的所述相位超前/滞后信号来输出经恢复的时钟信号。

【技术特征摘要】
【国外来华专利技术】2013.12.27 US 14/142,6061.一种用于恢复时钟信号的装置,所述装置包括:输入端,所述输入端用于接收串行数据信号;边沿数据分接头,所述边沿数据分接头用于对所述串行数据信号中的过渡边沿进行采样,以便生成数据边沿检测信号;时钟与数据恢复CDR电路,所述时钟与数据恢复CDR电路包括相位检测器,所述相位检测器用于接收所述串行数据信号和所述数据边沿检测信号,并且用于输出指示所述串行数据信号与所述数据边沿检测信号之间的相位差的相位超前/滞后信号;相位调整电路,所述相位调整电路用于生成相位超前/滞后调整数据;以及判决反馈均衡器DFE;其中,所述CDR电路用于至少部分地基于由所述相位超前/滞后调整数据所调整的所述相位超前/滞后信号来输出经恢复的时钟信号,并且其中,所述相位调整电路根据来自所述DFE的一个或多个信号来调整所述时钟信号的相位。2.根据权利要求1所述的装置,所述判决反馈均衡器DFE包括DFE回路,所述DFE回路用于至少部分地基于分别由所述DFE回路的前体分接头和后体分接头捕获的所述串行数据信号的前体数据样本和后体数据样本来为所述CDR电路提供均衡。3.根据权利要求2所述的装置,其中,所述相位调整电路用于至少部分地基于由所述DFE回路捕获的所述前体数据样本或所述后体数据样本其中之一来生成所述相位超前/滞后调整数据。4.根据权利要求2所述的装置,其中,所述相位调整电路用于响应于具有正值的所述后体数据样本而生成相位超前调整数据,并且其中,所述相位调整电路用于响应于具有负值的所述后体数据样本而生成相位滞后调整数据。5.根据权利要求2所述的装置,其中,所述相位超前/滞后调整数据的值大于指示所述串行数据信号与所述数据边沿检测信号之间的所述相位差的所述相位超前/滞后信号的值。6.根据权利要求1所述的装置,还包括:第一数据分接头和第二数据分接头,所述第一数据分接头和所述第二数据分接头用于对所述串行数据信号进行采样以便分别生成第一信号样本和第二信号样本,其中,所述第一数据分接头用于在所述第二数据分接头之前以预定的时序偏移来对所述串行数据信号进行采样;其中,所述相位调整电路用于至少部分地基于所述第一信号样本与所述第二信号样本之间的差来生成所述相位超前/滞后调整数据。7.根据权利要求6所述的装置,其中,所述相位调整电路用于响应于包括高于阈值电压的数据的所述第一信号样本和包括低于阈值电压的数据的所述第二信号样本来生成相位超前调整数据。8.根据权利要求6所述的装置,其中,所述相位调整电路用于响应于包括低于阈值电压的数据的所述第一信号样本和包括高于阈值电压的数据的所述第二信号样本来生成相位滞后调整数据。9.一种采用时钟与数据恢复CDR电路的系统,所述系统包括:处理器;存储器;无线接口,所述无线接口用于容许所述处理器与另一个设备进行通信;以及系统总线,所述系统总线通信地耦合到所述处理器和所述存储器;其中,所述存储器或所述处理器至少其中之一包括串行输入/输出I/O接口,所述串行输入/输出I/O接口包括:输入端,所述输入端用于接收串行数据信号;边沿数据分接头,所述边沿数据分接头用于对所述串行数据信号中的过渡边沿进行采样,以便生成数据边沿检测信号;CDR电路,所述CDR电路包括相位检测器,所述相位检测器用于接收所述串行数据信号和所述数据边沿检测信号,并且用于输出指示所述串行数据信号与所述数据边沿检测信号之间的相位差的相位超前/滞后信号;判决反馈均衡器DFE;以及相位调整电路,所述相位调整电路用于生成相位超前/滞后调整数据;其中,所述CDR电路用于至少部分地基于由所述相位超前/滞后调整数据所调整的所述相位超前/滞...

【专利技术属性】
技术研发人员:S·贾科尼M·徐
申请(专利权)人:英特尔公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1