一种集成SIP系统封装架构技术方案

本发明专利技术专利涉及一种高密度SIP封装结构，其中包括第一基岛、第二基岛和导热焊盘，所述的第一基岛和第二基岛相互平行，所述的导热焊盘设置于所述的第一基岛和第二基岛下方，所述的第一基岛上隔离排布有三颗MOS管和MCU芯片，所述的第二基岛上隔离排布有三颗MOS管，各个所述的MOS管与封装结构的外接头通过键合丝相连接。采用该种结构的高密度SIP封装结构，隔离排布多颗功率MOS管和主控芯片，充分利用封装体的纵向空间，大大提升集成电路的封装密度，提升封装结构的散热性能，可以有效应用于各种需要MCU主控芯片封装结构的场景，具有更广泛的应用范围。

【技术实现步骤摘要】

本专利技术专利涉及封装
，尤其涉及SIP封装
，具体是指一种高密度SIP封装结构。
技术介绍
SIP封装（SystemInaPackage，系统级封装）是在同一封装产品内实现多种系统功能的高度整合，是集成电路的重要组成部分。随着整个系统功耗、面积、便携性等各项性能的要求越来越高，如何将多个不同功能的电路整合在一起，对封装的设计提出了新的要求。现有技术的SIP封装，往往是首先选择普通PCB电路板作为SIP基岛，将不同功能的芯片通过类似传统封装的工艺塑封到一个封装中。这种在封装内实现的系统方案，由于只是涉及到封装方式的改变，因而实现较快，整个成本较低，方案也更加灵活，可以快速适应本领域技术的要求。然而，现有技术中的SIP封装仍存在一些缺陷，导致用户使用不便。芯片和其他元件的排布安排不够紧密，集成度不高，会造成封装结构乃至整个利用该封装结构的集成电路体积过大；芯片的散热处理不理想，在长时间工作后无法快速有效散热，会影响芯片工作的稳定性，减少了芯片的使用寿命。因此，急需一种具有更优异性能的SIP封装结构，对上述缺陷进行改善，更好地满足市场发展的需求。
技术实现思路
本专利技术专利的目的是克服了上述现有技术的缺点，提供了一种能够实现大大提升集成电路的封装密度、提升封装结构的散热性能、具有更广泛应用范围的高密度SIP封装结构。为了实现上述目的，本专利技术专利的高密度SIP封装结构具有如下构成：该高密度SIP封装结构，其主要特点是，所述的封装结构包括第一基岛、第二基岛和导热焊盘，所述的第一基岛和第二基岛相互平行，所述的导热焊盘设置于所述的第一基岛和第二基岛下方，所述的第一基岛上隔离排布有三颗MOS管和MCU芯片，所述的第二基岛上隔离排布有三颗MOS管，各个所述的MOS管与封装结构的外接头通过键合丝相连接。较佳地，所述的封装结构还包括塑封体，所述的第一基岛、第二基岛均设置于所述的塑封体内。较佳地，所述的键合丝包括键合丝基体和包裹于所述的键合丝基体外的键合丝镀层。更佳地，所述的键合丝基体为铜丝基体，所述的键合丝镀层为金镀层或铂镀层。较佳地，所述的键合丝为直径28~35μm的键合丝。较佳地，所述的封装结构还包括两个彼此平行设置的基岛支架，所述的第一基岛和第二基岛分别通过一基岛支架设置于所述的导热焊盘上。较佳地，所述的第一基岛、第二基岛均为矩形，所述的导热焊盘为圆形或矩形，所述的封装结构的外接头排布于所述的导热焊盘四周。较佳地，所述的MOS管和MCU芯片分别粘结于所述的第一基岛和第二基岛上。采用了该专利技术专利中的高密度SIP封装结构，具有如下有益效果：（1）设计双基岛平行的结构，内置六颗功率MOS管（场效应管）并叠装集成MCU主控芯片的SIP封装结构，隔离排布多颗功率MOS管和主控芯片，充分利用封装体的纵向空间，实现多组件的抗电磁干扰集成，大大提升集成电路的封装密度，进一步减小该封装结构应用的设备的体积；（2）在基岛下方设置导热焊板，结合双基岛平行的结构，提升封装结构的散热性能，延长封装结构的使用寿命，保持芯片的稳定性；将导热焊盘设置为圆形可以进一步屏蔽高频信号，防止干扰信号积存在导热焊盘四角，也可以防止焊接时焊锡膏的外溢，防止锡膏残余在导热焊盘的四角，从而提高产品的合格率；（3）该SIP封装结构可以有效应用于各种需要MCU主控芯片封装结构的场景，具有更广泛的应用范围。附图说明图1为本专利技术专利的高密度SIP封装结构的结构框图。附图标记：100第一基岛101~103第一基岛上的MOS管104MCU芯片200第二基岛201~203第二基岛上的MOS管具体实施方式为了能够更清楚地描述本专利技术专利的
技术实现思路
，下面结合具体实施例来进行进一步的描述。本专利技术专利提供了一种新的技术方案，不仅可以解决现有技术中集成密度较低的技术问题，也可以解决现有技术中散热不足的技术问题，得到一种更优化的封装结构。为了实现上述目的，如图1所示，本专利技术专利的高密度SIP封装结构包括第一基岛100、第二基岛200和导热焊盘，所述的第一基岛100和第二基岛200相互平行，所述的导热焊盘（图中未示出）设置于所述的第一基岛100和第二基岛200下方，所述的第一基岛100上隔离排布有三颗MOS管101~103和MCU芯片104，所述的第二基岛200上隔离排布有三颗MOS管201~203，各个所述的MOS管101~103，201~203与封装结构的外接头通过键合丝相连接。通过采用两个平行的第一基岛100和第二基岛200，以及第一基岛100和第二基岛200上各个元器件的合理排布，提高了封装结构的集成密度。通过导热焊盘的设置以及各个元器件的位置设置，提高了整体封装结构的散热性能。本专利技术专利的MCU芯片104为根据SIP封装结构应用场合选取的MCU主控芯片，根据该SIP封装结构应用于各种不同集成电路结构，选取现有技术中现有的MCU主控芯片，将其叠加集成到MOS管102上。如图1中所示。在一种较佳的实施方式中，所述的封装结构还包括塑封体，所述的第一基岛100、第二基岛200均设置于所述的塑封体内。在实际应用中，封装的方式不仅局限于塑封，也可以采用现有技术中的陶封，塑封工序简单，成本低，陶封的工艺比较复杂，成本高，但是气密性要优于塑封。因此，可以根据需要选择适合的封装形式。在一种较佳的实施方式中，所述的键合丝包括键合丝基体和包裹于所述的键合丝基体外的键合丝镀层。在一种更佳的实施方式中，所述的键合丝基体为铜丝基体，所述的键合丝镀层为金镀层或铂镀层。在实际应用中，键合丝可以选用现有技术中其他种类的成品键合丝，例如采用银丝基体或其他导电合金基体等，采用铜丝基体可以有效地控制成本，在较低的成本上实现很好的传导效果，如果采用银丝基体，则不易被氧化，可以根据需要进行选择。键合丝的采用可以很好地提高传导性能，保证芯片的稳定工作，能够适应电子封装高度发展的需求。在一种较佳的实施方式中，所述的键合丝为直径28~35μm的键合丝。在实际应用中，键合丝的直径和长度可以根据实际用户需要选择，并根据其他元器件的位置合理排布键合丝的走线，使得整体结构排布更加紧密和谐。在一种较佳的实施方式中，所述的封装结构还包括两个彼此平行设置的基岛支架，所述的第一基岛100和第二基岛200分别通过一基岛支架设置于所述的导热焊盘上。在一种较佳的实施方式中，所述的第一基岛、第二基岛均为矩形，所述的导热焊盘本文档来自技高网...

【技术保护点】
一种高密度SIP封装结构，其特征在于，所述的封装结构包括第一基岛、第二基岛和导热焊盘，所述的第一基岛和第二基岛相互平行，所述的导热焊盘设置于所述的第一基岛和第二基岛下方，所述的第一基岛上隔离排布有三颗MOS管和MCU芯片，所述的第二基岛上隔离排布有三颗MOS管，各个所述的MOS管与封装结构的外接头通过键合丝相连接。

【技术特征摘要】
1.一种高密度SIP封装结构，其特征在于，所述的封装结构包括第一基岛、第二基岛和
导热焊盘，所述的第一基岛和第二基岛相互平行，所述的导热焊盘设置于所述的第一基岛
和第二基岛下方，所述的第一基岛上隔离排布有三颗MOS管和MCU芯片，所述的第二基岛上
隔离排布有三颗MOS管，各个所述的MOS管与封装结构的外接头通过键合丝相连接。
2.根据权利要求1所述的高密度SIP封装结构，其特征在于，所述的封装结构还包括塑
封体，所述的第一基岛、第二基岛均设置于所述的塑封体内。
3.根据权利要求1所述的高密度SIP封装结构，其特征在于，所述的键合丝包括键合丝
基体和包裹于所述的键合丝基体外的键合丝镀层。
4.根据权利要求3所述的高密度SIP封装结构，其特征在于，所述的键合...

【专利技术属性】
技术研发人员：喻明凡，
申请(专利权)人：无锡矽瑞微电子股份有限公司，
类型：发明
国别省市：江苏;32