低成本电子抹除式可复写只读存储器数组的操作方法技术

本发明专利技术公开一种低成本电子抹除式可复写只读存储器数组的操作方法，此低成本电子抹除式可复写只读存储器数组包含多字元线、字线、共源线与子内存数组，此些位线区分为多组位线，字线包含第一、第二字线，共源线包含第一共源线，每一子内存数组包含第一、第二记忆晶胞，第一、第二记忆晶胞皆连接第一组位线、第一共源线并分别连接第一、第二字线，第一、第二记忆晶胞互相对称配置，并分别位于第一共源线的相异两侧，且第一、第二记忆晶胞皆作为操作记忆晶胞。本发明专利技术可一次选择所有操作记忆晶胞，并利用特殊的偏压设定来达成大量记忆晶胞的写入及抹除。

【技术实现步骤摘要】

本专利技术是有关一种内存数组，特别是关于一种低成本电子抹除式可复写只读存储器(EEPROM)数组的操作方法。
技术介绍
按，互补式金属氧化半导体(ComplementaryMetalOxideSemiconductor，CMOS)制程技术已成为特殊应用集成电路(applicationspecificintegratedcircuit，ASIC)的常用制造方法。在计算机信息产品发达的今天，闪存(Flash)与电子式可清除程序化只读存储器(ElectricallyErasableProgrammableReadOnlyMemory，EEPROM)由于皆具备有电性编写和抹除数据的非挥发性内存功能，且在电源关掉后数据不会消失，所以被广泛使用于电子产品上。非挥发性内存是可程序化的，其用以储存电荷以改变内存的晶体管的闸极电压，或不储存电荷以留下原内存的晶体管的闸极电压。抹除操作则是将储存在非挥发性内存中的电荷移除，使得非挥发性内存回到原内存的晶体管的闸极电压。对于目前的闪存架构而言，虽然面积较小，成本较低，但只支持大区块的抹写，无法只对特定的一位记忆晶胞进行抹写，在使用上较不方便；另外对于电子式可清除程序化只读存储器的架构而言，具有字节写入(bytewrite)的功能，相对闪存而言使用较方便，且其一位记忆晶胞电路图、及记忆晶胞结构剖视图，分别如图1、图2所示。每一记忆晶胞包含二晶体管：一记忆晶体管10、一选择晶体管12与一电容结构13，电容结构13设于记忆晶体管10的上方，以作为一多晶硅记忆晶胞，由于这样的结构，造成面积比闪存大，且在进行位抹除时，往往需要将未选到的位置以晶体管加以隔离，进而提高成本需求。因此，本案申请人针对上述先前技术的缺陷，特别研发一种低成本电子抹除式可复写只读存储器数组，并进而提出基于此架构的低电流低电压的操作方法，可同时复写大量记忆晶胞。
技术实现思路
本专利技术的主要目的在于提供一种低成本电子抹除式可复写只读存储器(EEPROM)数组的操作方法，乃于具有小面积与低成本的电子抹除式可复写只读存储器架构下，利用特殊的偏压方式，达成大量记忆晶胞写入及抹除的功能。为达上述目的，本专利技术提供一种低成本电子抹除式可复写只读存储器数组的操作方法，应用于低成本电子抹除式可复写只读存储器数组，此低成本电子抹除式可复写只读存储器数组包含多条平行的位线，其区分为多组位线，此多组位线包含一第一组位线，位线与多条平行的字线互相垂直，且字线包含一第一字线、第二字线，并与多条平行的共源线互相平行，共源线包含一第一共源线。另有多个子内存数组，每一子内存数组连接一组位线、二字线与一共源线，每一子内存数组包含一第一记忆晶胞、第二记忆晶胞，第一记忆晶胞连接第一组位线、第一共源线与第一字线，第二记忆晶胞连接第一组位线、第一共源线与第二字线，第一记忆晶胞、第二记忆晶胞互相对称配置，并分别位于第一共源线的相异两侧。其中，第一记忆晶胞、第二记忆晶胞皆包含位于P型基板或P型井区中的N型场效晶体管，且第一记忆晶胞、第二记忆晶胞皆作为操作记忆晶胞，则在选取所有操作记忆晶胞进行操作时，乃藉由于所有操作记忆晶胞连接的P型基板或P型井区施加基底电压Vsub，且于所有操作记忆晶胞连接的位线、字线、共源线分别施加位电压Vb、字电压Vw、共源电压Vs，来进行写入或抹除。其中，于写入时，使满足Vsub＝接地，Vs＝Vb＝0，且Vw＝高压(HV)的条件；于抹除时，使满足Vsub＝接地，Vs＝Vb＝高压，且Vw＝浮接(即悬空)的条件。在本专利技术的一个实施例中，该第一组位线包含一该位线，其连接该第一记忆晶胞、该第二记忆晶胞。在本专利技术的一个实施例中，该第一组位线包含二该位线，其分别连接该第一记忆晶胞、该第二记忆晶胞。在本专利技术的一个实施例中，相邻二该子内存数组中，二该第二记忆晶胞彼此相邻且连接同一该位线，以共享同一接点。在本专利技术的一个实施例中，该第一记忆晶胞的该N型场效晶体管具有一汲极、一源极及一漂浮闸极，该汲极连接该第一组位线，该源极连接该第一共源线，且该第一记忆晶胞更包含一电容，其一端连接该漂浮闸极，另一端连接该第一字线，以接收该第一字线的偏压，该N型场效晶体管接收该第一组位线与该第一共源线的偏压，对该N型场效晶体管的该漂浮闸极进行写入数据或将该N型场效晶体管的该漂浮闸极的数据进行抹除。在本专利技术的一个实施例中，该第二记忆晶胞的该N型场效晶体管具有一汲极、一源极及一漂浮闸极，该汲极连接该第一组位线，该源极连接该第一共源线，且该第一记忆晶胞更包含一电容，其一端连接该漂浮闸极，另一端连接该第二字线，以接收该第二字线的偏压，该N型场效晶体管接收该第一组位线与该第一共源线的偏压，对该N型场效晶体管的该漂浮闸极进行写入数据或将该N型场效晶体管的该漂浮闸极的数据进行抹除。在本专利技术的一个实施例中，该漂浮闸极上依序设有一氧化层与一控制闸极，该控制闸极与该氧化层、该漂浮闸极形成一电容，且该漂浮闸极与该控制闸极皆为多晶硅。在本专利技术的一个实施例中，同一该子记忆晶胞数组中的该第一字线与该第二字线连接相同字电压。另外，当第一记忆晶胞、第二记忆晶胞的场效晶体管为位于N型基板或N型井区中的P型场效晶体管时，本专利技术也提供另一种低成本电子抹除式可复写只读存储器数组的操作方法，在选取所有操作记忆晶胞进行操作时，乃藉由于所有操作记忆晶胞连接的N型基板或N型井区施加基底电压Vsub，且于所有操作记忆晶胞连接的位线、字线、共源线分别施加位电压Vb、字电压Vw、共源电压Vs，来进行写入或抹除。其中，于写入时，使满足Vsub＝高压(HV)，Vw＝0，且Vs＝Vb＝高压的条件；于抹除时，使满足Vsub＝高压，Vw＝浮接，且Vs＝Vb＝0的条件。在本专利技术的一个实施例中，该第一组位线包含一该位线，其连接该第一记忆晶胞、该第二记忆晶胞。在本专利技术的一个实施例中，该第一组位线包含二该位线，其分别连接该第一记忆晶胞、该第二记忆晶胞。在本专利技术的一个实施例中，相邻二该子内存数组中，二该第二记忆晶胞彼此相邻且连接同一该位线，以共享同一接点。在本专利技术的一个实施例中，该第一记忆晶胞的该P型场效晶体管具有一汲极、一源极及一漂浮闸极，该汲极连接该第一组位线，该源极连接该第一共源线，且该第一记忆晶胞更包含一电容，其一端连接该漂浮闸极，另一端连接该第一字线，以接收该第一字线的偏压，该P型场效晶体管接收该第一组位线与该第一共源线的偏压，对该P型场效晶体管的该漂浮闸极进行写本文档来自技高网...

【技术保护点】
一种低成本电子抹除式可复写只读存储器数组的操作方法，其特征在于，该低成本电子抹除式可复写只读存储器数组包含：多条平行的位线，区分为多组位线，该多组位线包含一第一组位线；多条平行的字线，与多条该位线互相垂直，并包含一第一字线、第二字线；多条平行的共源线，与多条该字线互相平行，并包含一第一共源线；及多个子内存数组，每一该子内存数组连接一组该位线、二该字线与一该共源线，每一该子内存数组包含：一第一记忆晶胞，连接该第一组位线、该第一共源线与该第一字线；以及一第二记忆晶胞，连接该第一组位线、该第一共源线与该第二字线，该第一记忆晶胞、该第二记忆晶胞互相对称配置，并分别位于该第一共源线的相异两侧，其中，该第一记忆晶胞、该第二记忆晶胞皆包含位于P型基板或P型井区中的N型场效晶体管，且该第一记忆晶胞、该第二记忆晶胞皆作为一操作记忆晶胞，则在选取所有该操作记忆晶胞进行操作时，该操作方法包括：于所有该操作记忆晶胞连接的该P型基板或该P型井区施加一基底电压Vsub，且于所有该操作记忆晶胞连接的该位线、该字线、该共源线分别施加一位电压Vb、一字电压Vw、一共源电压Vs，并满足下列条件：写入时，满足Vsub＝接地；Vs＝Vb＝0；及Vw＝高压；及抹除时，满足Vsub＝接地；Vs＝Vb＝高压；及Vw＝浮接。...

【技术特征摘要】
1.一种低成本电子抹除式可复写只读存储器数组的操作方法，其特征在于，
该低成本电子抹除式可复写只读存储器数组包含：多条平行的位线，区分为多组位
线，该多组位线包含一第一组位线；多条平行的字线，与多条该位线互相垂直，并
包含一第一字线、第二字线；多条平行的共源线，与多条该字线互相平行，并包含
一第一共源线；及多个子内存数组，每一该子内存数组连接一组该位线、二该字线
与一该共源线，每一该子内存数组包含：一第一记忆晶胞，连接该第一组位线、该
第一共源线与该第一字线；以及一第二记忆晶胞，连接该第一组位线、该第一共源
线与该第二字线，该第一记忆晶胞、该第二记忆晶胞互相对称配置，并分别位于该
第一共源线的相异两侧，其中，该第一记忆晶胞、该第二记忆晶胞皆包含位于P型
基板或P型井区中的N型场效晶体管，且该第一记忆晶胞、该第二记忆晶胞皆作
为一操作记忆晶胞，则在选取所有该操作记忆晶胞进行操作时，该操作方法包括：
于所有该操作记忆晶胞连接的该P型基板或该P型井区施加一基底电压Vsub，
且于所有该操作记忆晶胞连接的该位线、该字线、该共源线分别施加一位电压Vb、
一字电压Vw、一共源电压Vs，并满足下列条件：
写入时，满足Vsub＝接地；
Vs＝Vb＝0；及
Vw＝高压；及
抹除时，满足Vsub＝接地；
Vs＝Vb＝高压；及
Vw＝浮接。
2.如权利要求1所述的低成本电子抹除式可复写只读存储器数组的操作方法，
其特征在于，该第一组位线包含一该位线，其连接该第一记忆晶胞、该第二记忆晶
胞。
3.如权利要求1所述的低成本电子抹除式可复写只读存储器数组的操作方法，
其特征在于，该第一组位线包含二该位线，其分别连接该第一记忆晶胞、该第二记
忆晶胞。
4.如权利要求2或3所述的低成本电子抹除式可复写只读存储器数组的操作
方法，其特征在于，相邻二该子内存数组中，二该第二记忆晶胞彼此相邻且连接同
一该位线，以共享同一接点。
5.如权利要求1所述的低成本电子抹除式可复写只读存储器数组的操作方法，
其特征在于，该第一记忆晶胞的该N型场效晶体管具有一汲极、一源极及一漂浮闸
极，该汲极连接该第一组位线，该源极连接该第一共源线，且该第一记忆晶胞更包
含一电容，其一端连接该漂浮闸极，另一端连接该第一字线，以接收该第一字线的
偏压，该N型场效晶体管接收该第一组位线与该第一共源线的偏压，对该N型场
效晶体管的该漂浮闸极进行写入数据或将该N型场效晶体管的该漂浮闸极的数据
进行抹除。
6.如权利要求1所述的低成本电子抹除式可复写只读存储器数组的操作方法，
其特征在于，该第二记忆晶胞的该N型场效晶体管具有一汲极、一源极及一漂浮闸
极，该汲极连接该第一组位线，该源极连接该第一共源线，且该第一记忆晶胞更包
含一电容，其一端连接该漂浮闸极，另一端连接该第二字线，以接收该第二字线的
偏压，该N型场效晶体管接收该第一组位线与该第一共源线的偏压，对该N型场
效晶体管的该漂浮闸极进行写入数据或将该N型场效晶体管的该漂浮闸极的数据
进行抹除。
7.如权利要求5或6所述的低成本电子抹除式可复写只读存储器数组的操作
方法，其特征在于，该漂浮闸极上依序设有一氧化层与一控制闸极，该控制闸极与
该氧化层、该漂浮闸极形成一电容，且该漂浮闸极与该控制闸极皆为多晶硅。
8.如权利要求3所述的低成本电子抹除式可复写只读存储器数组的操作方法，
其特征在于，同一该子记忆晶胞数组中的该第一字线与该第二字线连接相同字电
压。
9.一种低成本电子抹除...

【专利技术属性】
技术研发人员：林信章，黄文谦，范雅婷，叶仰森，吴政颖，
申请(专利权)人：亿而得微电子股份有限公司，
类型：发明
国别省市：中国台湾;71