本实用新型专利技术提供一种双向放电管芯片，双向放电管芯片的结构为N+-P+-N--N-P++-P+型；双向放电管芯片的平面结构依次为扩散N+区、扩散P+区、注入N-区、扩散P++区、金属区、氧化隔离区、钝化玻璃层及芯片划道区；双向放电管芯片的剖面截层结构依次为扩散N+区、扩散P+区、注入N-区、衬底N区、扩散P++区、金属区、氧化隔离区、钝化玻璃层及芯片划道区。本实用新型专利技术具有以下优点：采用固态扩散源(氮化硼片)的深结扩散形成P++结，使结深平坦性、均一性好，抗浪涌更力强；同时能够降低基区的宽度，使开启电压降低，响应速度快，功耗小；P++结还可以降低体电阻，加大放电管的承载功率。
【技术实现步骤摘要】
本技术涉及半导体放电管芯片的生产
，具体说是一种电压更集中的 低功耗双向放电管芯片。
技术介绍
半导体放电管广泛应用于通讯交换设备中的程控交换机、电话机、传真机、配线 架、通讯接口、通讯发射设备等一切需要防雷保护的领域，以保护其内部的1C免受瞬间过电 压的冲击和破坏。目前行业内多采用平面工艺制作半导体放电管，存在着一些技术上的缺 陷：1)成本较高，工艺复杂;2)开关损耗大，响应速度慢;3)PN结在表面形成，采用硅介质膜 保护，容易受损伤，电压在表面击穿;4)双向放电管对称性较差，在电路使用中会产生一端 不良。
技术实现思路
针对现有技术中的缺陷，本技术目的在于提供一种开启电压低，响应速度快； 击穿电压更集中的双向放电管芯片。 为解决上述技术问题，本技术提供一种双向放电管芯片，所述双向放电管芯 片的结构为N+-P+-r-N-P ++-P+型;所述双向放电管芯片的平面结构依次为扩散N+区、扩散P+ 区、注入『区、扩散P++区、金属区、氧化隔离区、钝化玻璃层及芯片划道区；所述双向放电管 芯片的剖面截层结构依次为所述扩散N+区、所述扩散P+区、所述注入ΓΓ区、衬底N区、所述扩 散P++区、所述金属区、所述氧化隔离区、所述钝化玻璃层及所述芯片划道区。 -种双向放电管芯片的制造方法，包括如下步骤： 步骤1，对娃片表面进行清洗； 步骤2，硅片在1100 °C~1200 °C的氧化炉中双面生长氧化层掩膜，氧化层掩膜的厚 度为1.5微米~2.5微米； 步骤3,通过光刻和显影在氧化后的硅片的双面制作出ΓΓ区图形； 步骤4,采用氟化铵腐蚀液刻蚀出ΓΓ区； 步骤5,在硅片表面生长出牺牲氧化层；步骤6，在光刻出的r区注入磷离子并推进形成深r区； 步骤7,用氢氟酸浸泡、去离子水超声清洗，去除表面氧化层； 步骤8，硅片在1100 °C~1200 °C的氧化炉中双面生长氧化层掩膜，氧化层掩膜的厚 度为1.2微米~2.0微米； 步骤9,在ΓΓ区的相邻双面区域通过光刻和显影制作出P++区； 步骤10,把光刻出P++区的硅片放到设有氮化硼片的石英舟上，再进行预沉积； 步骤11，预沉积后的硅片在扩散炉中进行深结推进扩散形成深的P++区； 步骤12,用氢氟酸浸泡、去离子水超声清洗，去除硅片表面的氧化层； 步骤13,把清洗后的硅片放到设有氮化硼片的石英舟上，在扩散炉中进行预沉积； 步骤14,预沉积后的硅片在扩散炉中进行推进扩散形成P+区； 步骤15，硅片在1100 °C~1200 °C的氧化炉中双面生长氧化层掩膜，氧化层掩膜的 厚度为1.5微米~2.5微米； 步骤16,在『区域内制作出N+区；步骤17,把光刻出N+区的硅片放入扩散炉中并通入三氯氧磷进行预沉积；步骤18,磷沉积的硅片在扩散炉中进行扩散，形成N+区；步骤19，硅片在1100 °C~1200 °C的氧化炉中双面生长氧化层掩膜，氧化层掩膜的 厚度为0.7微米~1微米；步骤20,通过涂胶、曝光、显影、去氧化层工序，形成台面沟槽图形； 步骤21，腐蚀台面沟槽并用去离子水冲净； 步骤22，把硅片放在电泳液中进行玻璃电泳； 步骤23，把电泳后的硅片在800 °C~820 °C烧结炉中进行烧结；步骤24,把烧结后的硅片进行涂胶、光刻、显影、去氧化层和玻璃，形成金属区和划 片道； 步骤25，对硅片进行镀镍、镀金、干燥； 步骤26,用激光切割机把镀金后的硅片从划片道处划成单个芯片。 优选的，所述步骤6中，在光刻出的ΓΓ区通过离子注入方法注入5X1015kev~8X 1015kev的磷离子，并采用1250°C~1280°C的温度推进50小时~60小时，形成深『区。优选的，所述步骤10中，把光刻出P++区的硅片放到设有氮化硼片的石英舟上，硅 片与氮化硼片交叉摆放，在1150Γ~1200°C的扩散炉中进行预沉积。优选的，所述步骤11中，预沉积后的硅片在1250Γ~1260°C扩散炉中进行深结推 进扩散20小时~30小时，形成深的P++区。优选的，所述步骤13中，把清洗后的硅片放到设有氮化硼片的石英舟上，硅片与氮 化硼片交叉摆放，在1150Γ~1200°C的扩散炉中进行预沉积。优选的，所述步骤14中，预沉积后的硅片在1250Γ~1260°C扩散炉中进行推进扩 散8小时~12小时，形成P+区；优选的，所述步骤17中，把光刻出多个N+区的硅片放入1100 °C~1200°C的扩散炉 中通入三氯氧磷进行预沉积。优选的，所述步骤18中，磷沉积的硅片在1150°C~1250°C的扩散炉中进行扩散4小 时~8小时，形成N+区。 优选的，所述步骤21中，使用硝酸、氢氟酸、冰乙酸按照5 : 3.3 :1的比例配制成混 酸，腐蚀台面沟槽，沟槽深度超过P+层深度的1.2倍~1.5倍，混酸温度为0°C~5°C，并用去 离子水冲净。 与现有技术相比，本技术双向放电管芯片具有以下优点： 1、采用固态扩散源(氮化硼片）的深结扩散形成P++结，使结深平坦性、均一性好，抗 浪涌更力强；同时能够降低基区的宽度，使开启电压降低，响应速度快，功耗小;P++结还可以 降低体电阻，加大放电管的承载功率； 2、磷离子注入前形成一层牺牲氧化层的方法，可以起到吸附杂质的作用，使磷离 子分布均匀，减少漏电流； 3、采用磷离子注入的方法形成深ΓΓ结，剂量可控，浓度均匀，可以使击穿电压更集 中，同时电压在体内击穿，不在台面表面击穿，使台面的耐流性好，抗浪涌能力提高； 4、台面采用双面玻璃粉电泳形成钝化保护层，具有良好的对称性，增强了双向放 电管的抗机械损伤能力，提高了放电管的可靠性； 5、采用划片道设计使用激光切割芯片，减小了芯片的损伤，同时提高了生产效率。【附图说明】 通过阅读参照以下附图对非限制性实施例所作的详细描述，本技术的其它特 征.目的和优点将会变得更明显。 图1为本技术双向放电管芯片结构平面图； 图2为本技术双向放电管芯片结构剖面图； 图3为本技术双向放电管芯片的制造方法工艺流程图。 图中： 1-扩散Ν+区 2-扩散Ρ+区 3-注入Ν 一区 4-衬底Ν区 5-扩散Ρ++区 6-金属区 7-氧化隔离区 8-钝化玻璃层 9-芯片划道区【具体实施方式】下面结合具体实施例对本技术进行详细说明。以下实施例将有助于本领域的 技术人员进一步理解本技术，但不以任何形式限制本技术。应当指出的是，对本领 域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变化和改进。 这些都属于本技术的保护范围。 如图1~图3所示，本技术提供一种双向放电管芯片的制造方法的具体步骤如 下： 1)氧化前清洗:通过电子清洗剂SCI(氨水+双氧水)和SC2(盐酸+双氧水）、去离子 水超声清洗等工序，对硅片表面进行化学处理，得到干净的原始硅片； 2)氧化:将清洗干净的硅片在1100 °C~1200 °C的氧化炉中双面生长氧化层掩膜， 氧化层掩膜厚1.5微米~2.5微米； 3)光刻ΓΓ:将氧化后的硅片双面通过光刻、显影法制作出正反面不对称的ΓΓ区图 形； 4)去『区氧化层:采用氟化铵腐蚀液刻蚀出『区； 5)长牺牲氧化层:在硅片表面生长出一层薄的牺牲氧化层； 6)注入磷:在光刻出的ΓΓ区通本文档来自技高网...
【技术保护点】
一种双向放电管芯片，其特征在于，所述双向放电管芯片的结构为N+‑P+‑N‑‑N‑P++‑P+型；所述双向放电管芯片的平面结构依次为扩散N+区、扩散P+区、注入N‑区、扩散P++区、金属区、氧化隔离区、钝化玻璃层及芯片划道区；所述双向放电管芯片的剖面截层结构依次为所述扩散N+区、所述扩散P+区、所述注入N‑区、衬底N区、所述扩散P++区、所述金属区、所述氧化隔离区、所述钝化玻璃层及所述芯片划道区。
【技术特征摘要】
【专利技术属性】
技术研发人员：盛锋，
申请(专利权)人：上海瞬雷电子科技有限公司，
类型：新型
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。