半导体元件与其制造方法技术

本发明专利技术揭露一种半导体元件与其制造方法。半导体元件的制造方法包含以下步骤。首先，形成磊晶层于基板上，再形成沟渠于磊晶层中。接着，形成第一介电层与屏蔽层于沟渠中，其中第一介电层包覆屏蔽层。然后，形成间隔层于沟渠中且位于第一介电层上。最后，形成第二介电层与栅极于沟渠中且位于间隔层上，并形成源极于位于沟渠的四周的磊晶层中，其中第二介电层包覆栅极，且源极环绕栅极。通过前述的制造方法，半导体元件具有适当的结构设计，使半导体元件具有较高的崩溃电压与较低的导通电阻。

【技术实现步骤摘要】

本专利技术是有关于一种半导体元件与其制造方法。
技术介绍
功率半导体仍是许多电力电子系统的主要元件。在现今功率半导体的应用领域中，能源使用效率的提升、耐压能力以及降低导通电阻的表现是非常重要能力指标，其中功率元件特性能力提升与封装寄生电性减少为两大主要改善方向。为了进一步改善功率半导体的各项特性，相关领域莫不费尽心思开发。如何能提供一种具有较佳特性的功率半导体，实属当前重要研发课题之一，亦成为当前相关领域亟需改进的目标。
技术实现思路
本专利技术的一技术方案是在提供一种半导体元件与其制造方法，通过适当的结构设计，使半导体元件具有较高的崩溃电压、较低的导通电阻。根据本专利技术一实施方式，一种半导体元件的制造方法，包含以下步骤。首先，形成磊晶层于基板上，再形成沟渠于磊晶层中。接着，形成第一介电层与屏蔽层于沟渠中，其中第一介电层包覆屏蔽层。然后，形成间隔层于沟渠中且位于第一介电层上。最后，形成第二介电层与栅极于沟渠中且位于间隔层上，并形成源极于位于沟渠的四周的磊晶层中，其中第二介电层包覆栅极，且源极环绕栅极。根据本专利技术另一实施方式，一种半导体元件的制造方法，包含以下步骤。首先，形成第一沟渠于基板中，并形成第一介电层与屏蔽层于第一沟渠中，其中第一介电层包覆屏蔽层。接着，形成间隔层于第一介电层与基板上。然后，形成磊晶层于间隔层上，再形成第二沟渠于磊晶层中，其中第二沟渠对应于与第一沟渠上。最后，形成第二介电层与栅极于第二沟渠中，并形成源极于位于第二沟渠的四周的磊晶层中，其中第二介电层包覆栅极，且源极环绕栅极。根据本专利技术又一实施方式，一种半导体元件，包含基板、磊晶层、第一介电层、屏蔽层、第二介电层、栅极、间隔层以及源极。磊晶层设置于基板上。第一介电层设置于磊晶层中。屏蔽层设置于第一介电层中。第二介电层设置于磊晶层中与第一介电层上方。栅极设置于第二介电层中。间隔层设置于第一介电层与第二介电层之间。源极设置于位于第二介电层的四周的磊晶层中。根据本专利技术再一实施方式，一种半导体元件，包含基板、第一介电层、屏蔽层、间隔层、磊晶层、第二介电层、栅极以及源极。第一介电层设置于基板中。屏蔽层设置于第一介电层中。间隔层设置于第一介电层上与基板上。磊晶层设置于间隔层上。第二介电层设置于磊晶层中与对应于第一介电层上方。栅极设置于第二介电层中。源极设置于位于第二介电层的四周的磊晶层中。本专利技术上述实施方式通过设置屏蔽层于基板与栅极之间，使半导体元件在逆向偏压操作时屏蔽层会产生电场夹挤效应，因而达成电荷平衡(ChargeBalance)与电场舒缓效果(ReduceSurfaceField，RESURF)的效果，进而使基板与栅极之间形成较和缓的电场分布。于是，基板与栅极之间的距离不用太长即可使半导体元件有较高的崩溃电压，并因而降低半导体元件的导通电阻与体积。附图说明图1A至图1J绘示依照本专利技术一实施方式的半导体元件的制造方法各步骤的剖面图；图2A至图2F绘示依照本专利技术另一实施方式的半导体元件的制造方法各步骤的剖面图；图3A至图3O绘示依照本专利技术又一实施方式的半导体元件的制造方法各步骤的剖面图；图4A至图4H绘示依照本专利技术再一实施方式的半导体元件的制造方法各步骤的剖面图；图5A至图5G绘示依照本专利技术再一实施方式的半导体元件的制造方法各步骤的剖面图。具体实施方式以下将以附图揭露本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。图1A至图1J绘示依照本专利技术一实施方式的半导体元件100的制造方法各步骤的剖面图。具体而言，半导体元件100为功率半导体元件。如图1A所绘示，首先形成磊晶层120于基板110上，再形成沟渠121于磊晶层120中。接着，形成介电层131于磊晶层120上。然后，形成屏蔽层140于磊晶层120上。部分的介电层131与部分的屏蔽层140形成于沟渠121中。沟渠121的形成方法例如为蚀刻。基板110、磊晶层120与屏蔽层140的材质例如为多晶硅。介电层131的材质例如为二氧化硅或氮氧化硅。另外，基板110的材质可为单晶硅。如图1B所绘示，首先移除屏蔽层140的上半部分，接着再移除介电层131的上半部分。于是，介电层131包覆屏蔽层140的下半部分。屏蔽层140与介电层131的移除方法例如为蚀刻，并且在移除介电层131的上半部分时，以屏蔽层140作为遮罩的作用。如图1C所绘示，首先形成介电层132于磊晶层120、介电层131以及屏蔽层140上。接着，形成阻隔层150于介电层131上，再形成介电层133于阻隔层150上。部分的介电层132、133与部分的阻隔层150形成于沟渠121中。于是，介电层131与介电层132包覆屏蔽层140。介电层133的形成方法为高密度等离子化学气相沉积(High-DensityPlasmaChemicalVaporDeposition)。因此，介电层133的侧壁部分的厚度小于介电层133的其他部分的厚度。阻隔层150的材质例如为氮化硅。介电层132、133的材质例如为二氧化硅或氮氧化硅。如图1C到图1D所绘示，移除介电层133的侧壁部分。介电层133的移除方法例如为蚀刻。如图1D到图1E所绘示，移除阻隔层150的侧壁部分，即移除阻隔层150裸露于介电层133的部分。阻隔层150的移除方法例如为蚀刻。如图1E到图1F所绘示，移除介电层132的侧壁部分，即移除介电层132裸露于介电层133与阻隔层150的部分。此外，位于沟渠121外的介电层133的上半部分在此过程中亦被部分移除。(整个移除是在图1H)介电层132、133的移除方法例如为蚀刻。如图1F到图1G所绘示，形成间隔层160于介电层132、133上，再形成硬遮罩层102于间隔层160上。具体而言，硬遮罩层102与部分的间隔层160形成于沟渠121中。在本实施方式中，间隔层160的材质为多晶硅，且间隔层160的掺杂离子浓度大于磊晶层120的掺杂离子浓度。间隔层160的材质亦可为硅。硬遮罩层102的材质为二氧化硅或氮氧化硅。如图1G到图1H所绘示，首先移除间隔层160的上半部分，使残留的间隔层160的高度低于本文档来自技高网...

【技术保护点】
一种半导体元件的制造方法，其特征在于，包含：形成一磊晶层于一基板上；形成一沟渠于该磊晶层中；形成一第一介电层与一屏蔽层于该沟渠中，其中该第一介电层包覆该屏蔽层；形成一间隔层于该沟渠中且位于该第一介电层上；以及形成一第二介电层与一栅极于该沟渠中且位于该间隔层上，并形成一源极于位于该沟渠的四周的该磊晶层中，其中该第二介电层包覆该栅极，且该源极环绕该栅极。

【技术特征摘要】
1.一种半导体元件的制造方法，其特征在于，包含：
形成一磊晶层于一基板上；
形成一沟渠于该磊晶层中；
形成一第一介电层与一屏蔽层于该沟渠中，其中该第一介电层包覆该屏蔽
层；
形成一间隔层于该沟渠中且位于该第一介电层上；以及
形成一第二介电层与一栅极于该沟渠中且位于该间隔层上，并形成一源极
于位于该沟渠的四周的该磊晶层中，其中该第二介电层包覆该栅极，且该源极
环绕该栅极。
2.根据权利要求1所述的半导体元件的制造方法，其特征在于，在形成
该第一介电层与该屏蔽层的步骤中，亦形成一阻隔层于该屏蔽层与该间隔层之
间。
3.根据权利要求2所述的半导体元件的制造方法，其特征在于，该阻隔
层的材质为氮化硅。
4.根据权利要求1所述的半导体元件的制造方法，其特征在于，在形成
该第一介电层与该屏蔽层的步骤中，亦形成一阻隔层于该屏蔽层与磊晶层之
间。
5.根据权利要求1所述的半导体元件的制造方法，其特征在于，该沟渠
具有一上半部分与一下半部分，该上半部分的孔径大于该下半部分的孔径，该
第一介电层、该屏蔽层与该间隔层设置于该下半部分中，该第二介电层与该栅
极设置于该上半部分中。
6.根据权利要求1所述的半导体元件的制造方法，其特征在于，该间隔
层的材质为多晶硅，且该间隔层的掺杂离子浓度大于该磊晶层的掺杂离子浓

\t度。
7.一种半导体元件的制造方法，其特征在于，包含：
形成一第一沟渠于一基板中；
形成一第一介电层与一屏蔽层于该第一沟渠中，其中该第一介电层包覆该
屏蔽层；
形成一间隔层于该第一介电层与该基板上；
形成一磊晶层于该间隔层上；
形成一第二沟渠于该磊晶层中，其中该第二沟渠对应于该第一沟渠上；以
及
形成一第...

【专利技术属性】
技术研发人员：李元铭，叶俊莹，
申请(专利权)人：帅群微电子股份有限公司，
类型：发明
国别省市：中国台湾;71