一种二进制权重dB线性开关电阻型CMOS可编程增益放大器制造技术

本发明专利技术公开了一种二进制权重dB线性开关电阻型CMOS可编程增益放大器，包括全差分运算放大器和两个结构相同的反馈电阻阵列；全差分运算放大器包括两级结构和偏置电路及共模反馈电路，第一级为套筒式共源共栅结构，第二级为共源级；两个反馈电阻阵列均分别具有的四个增益控制接口用以加相同的四位数字信号，以控制该两个反馈电阻阵列增益；反馈电阻阵列的结构是包括有16个反馈电阻和15个单刀双掷开关。本发明专利技术增益放大器可实现精确步长的可编程增益控制，省去了译码器的使用；采用单刀双掷开关，可以在每一路的信号通路中接入相同数量的开关，降低了开关电阻对增益精度的影响。减少了电阻的使用，节约了芯片的版图面积。

【技术实现步骤摘要】

本专利技术采用电阻型反馈结构，由数字信号控制反馈电阻，实现运算放大器的增益可以精确、dB线性变化，属于可变增益放大器领域。
技术介绍
在现代通信系统中，数字移动通信被广泛应用。衰落现象是移动通信在信号传播过程中的特点，由于移动终端和基站之间的距离不确定，传播路径不确定，导致接收机接收到的信号强弱变化范围很大。为了保证模数转换器和解调器的最佳工作状态，即它们接收到的电平稳定，需要对接收的信号进行放大和衰减，可变增益放大器(VariableGainAmplifier,VGA，以下统称为VGA)是实现这一功能的重要模块。近年来为了与数字通信系统更好地结合，可变增益放大器演变为数字化增益控制方式，即可编程增益放大器(ProgrammableGainAmplifier,PGA，以下统称为PGA)，PGA的增益由系统的数字码值控制。PGA的实现方式一般为开环结构和闭环结构[2]。开环PGA的增益一般表示为等效跨导Gm和等效输出阻抗Rout的乘积，增益变化可以通过改变跨导或者输出阻抗实现。开环结构的PGA可实现的增益范围有限，且增益精度较低。闭环结构PGA，采用负反馈结构，通过开关控制反馈电阻与输入电阻的比值进而改变放大器的增益。闭环结构增加了工作稳定性，可以实现增益的精确控制，并且提高了线性度。目前研究设计的可编程增益放大器多为闭环结构，图1(a)和图1(b)为两种常见的闭环PGA结构[1]，通过数控开关控制反馈电阻与输入电阻的比值改变放大器增益，实现放大器的增益可编程，通常还需要借助译码器来节约数字控制位[3][4]。参考文献：FanXiangning，ChengDa，FengYangyang.ASwitchControlledResistorBasedCMOSPGAwithDCOffsetCancellationforWSNRFChip[J].ISSSE,2010,1:1-4.BezadRazzavi,AnalogCMOSIntegratedCircuitDesign,Xi’anCommunicationUniversityPress,2003.张勇，张润曦，赖宗声，等.基于运算放大器的宽带可编程增益放大器,中国，201010256681.X[P].2010.12.15.刘欣，张海英.一种宽带可编程增益放大器,中国,201110219918.1[P].2013.02.06.
技术实现思路
针对上述现有技术，本专利技术设计一种可编程增益放大器，实现增益精确可变，由二进制数字码值控制，dB线性，步长一定，满足信号系统中的需求。为了解决上述技术问题，本专利技术提出的一种二进制权重dB线性开关电阻型CMOS可编程增益放大器，包括全差分运算放大器和反馈电阻阵列模块；所述全差分运算放大器包括两级结构和偏置电路及共模反馈电路，所述两级结构中的第一级为套筒式共源共栅结构，第二级为共源级；所述反馈电阻阵列模块包括两个结构相同的反馈电阻阵列；该增益放大器具有第一输入信号Vin+和第二输入信号Vin-，所述第一输入信号Vin+通过第一输入电阻Rin与全差分运算放大器的正输入端相连，所述第二输入信号Vin-通过第二输入电阻Rin与全差分运算放大器的负输入端相连。两个结构相同的反馈电阻阵列中：其中一个反馈电阻阵列的输入端RFin与全差分运算放大器的正输入端相连，该反馈电阻阵列的输出端RFout与全差分运算放大器的负输出端Vout-相连；另一个反馈电阻阵列的输入端RFin与全差分运算放大器的负输入端相连，该反馈电阻阵列的输出端RFout与全差分运算放大器的正输出端Vout+相连；上述两个反馈电阻阵列均分别具有的四个增益控制接口用以加相同的四位数字信号，以控制该两个反馈电阻阵列增益，所述四个增益控制接口分别为增益控制接口D0、D1、D2和D3。所述反馈电阻阵列的结构是：包括有16个反馈电阻和15个单刀双掷开关；所述反馈电阻阵列中各器件及各增益控制接口的连接关系如下：反馈电阻阵列的输入端RFin与第一开关T1相连；第一开关T1的0端与第一反馈电阻R1相连，第一开关T1的1端与第九反馈电阻R9相连；第一反馈电阻R1与第二开关T2相连；第二开关T2的1端与第二反馈电阻R2相连，第二开关T2的0端与第四开关T4相连；第二反馈电阻R2与第三开关T3相连；第三开关T3的1端与第三反馈电阻R3相连，第三开关T3的0端与第六开关T6相连；第四开关T4的1端与第四反馈电阻R4相连，第四开关T4的0端与第八开关T8相连；第三反馈电阻R3与第五开关T5相连；第四反馈电阻R4与第七开关T7相连；第五开关T5的1端与第五反馈电阻R5相连，第六开关T6的1端与第六反馈电阻R6相连，第七开关T7的1端与第七反馈电阻R7相连，第八开关T8的1端与第八反馈电阻R8相连；第五反馈电阻R5、第六反馈电阻R6、第七反馈电阻R7、第八反馈电阻R8、第五开关T5的0端、第六开关T6的0端、第七开关T7的0端、第八开关T8的0端均与反馈电阻阵列的输出端RFout相连；第九反馈电阻R9与第九开关T9相连；第九开关T9的1端与第十反馈电阻R10相连，第九开关T9的0端与第十一开关T11相连；第十反馈电阻R10与第十开关T10相连；第十开关T10的1端与第十一反馈电阻R11相连，第十开关T10的0端与第十三开关T13相连；第十一开关T11的1端与第十二反馈电阻R12相连，第十一开关T11的0端与第十五开关T15相连；第十一反馈电阻R11与第十二开关T12相连；第十二反馈电阻R12与第十四开关T14相连；第十二开关T12的1端与第十三反馈电阻R13相连，第十三开关T13的1端与第十四反馈电阻R14相连，第十四开关T14的1端与第十五反馈电阻R15相连，第十五开关T15的1端与第十六反馈电阻R16相连；第十三反馈电阻R13、第十四反馈电阻R14、第十五反馈电阻R15、第十六反馈电阻R16、第十二开关T12的0端、第十三开关T13的0端、第十四开关T14的0端、第十五开关T15的0端均与反馈电阻阵列的输出端RFout相连。第一开关T1的控制端与增益控制接口D3相连；第二开关T2和第九开关T9的控制端均与增益控制接口D2相连；第三开关T3、第四开关T4、第十开关T10和第十一开关T11的控制端均与增益控制接口D1相连；第五开关T5、第六开关T6、第七开关T7、第八开关T8、第十二开关T12、第十三开关T13、第十四开关T14、第十五开关T15的控制端均与增益控制接口D0相连。与现有技术相比，本专利技术的有益效果是：...

【技术保护点】
一种二进制权重dB线性开关电阻型CMOS可编程增益放大器，包括全差分运算放大器和反馈电阻阵列模块；所述全差分运算放大器包括两级结构和偏置电路及共模反馈电路，所述两级结构中的第一级为套筒式共源共栅结构，第二级为共源级；所述反馈电阻阵列模块包括两个结构相同的反馈电阻阵列；该增益放大器具有第一输入信号Vin+和第二输入信号Vin‑，所述第一输入信号Vin+通过第一输入电阻Rin与全差分运算放大器的正输入端相连，所述第二输入信号Vin‑通过第二输入电阻Rin与全差分运算放大器的负输入端相连；其特征在于：两个结构相同的反馈电阻阵列中：其中一个反馈电阻阵列的输入端RFin与全差分运算放大器的正输入端相连，该反馈电阻阵列的输出端RFout与全差分运算放大器的负输出端Vout‑相连；另一个反馈电阻阵列的输入端RFin与全差分运算放大器的负输入端相连，该反馈电阻阵列的输出端RFout与全差分运算放大器的正输出端Vout+相连；两个反馈电阻阵列均分别具有的四个增益控制接口用以加相同的四位数字信号，以控制该两个反馈电阻阵列增益，所述四个增益控制接口分别为增益控制接口D0、D1、D2和D3；所述反馈电阻阵列的结构是：包括有16个反馈电阻和15个单刀双掷开关；所述反馈电阻阵列中各器件及各增益控制接口的连接关系如下：反馈电阻阵列的输入端RFin与第一开关T1相连；第一开关T1的0端与第一反馈电阻R1相连，第一开关T1的1端与第九反馈电阻R9相连；第一反馈电阻R1与第二开关T2相连；第二开关T2的1端与第二反馈电阻R2相连，第二开关T2的0端与第四开关T4相连；第二反馈电阻R2与第三开关T3相连；第三开关T3的1端与第三反馈电阻R3相连，第三开关T3的0端与第六开关T6相连；第四开关T4的1端与第四反馈电阻R4相连，第四开关T4的0端与第八开关T8相连；第三反馈电阻R3与第五开关T5相连；第四反馈电阻R4与第七开关T7相连；第五开关T5的1端与第五反馈电阻R5相连，第六开关T6的1端与第六反馈电阻R6相连，第七开关T7的1端与第七反馈电阻R7相连，第八开关T8的1端与第八反馈电阻R8相连；第五反馈电阻R5、第六反馈电阻R6、第七反馈电阻R7、第八反馈电阻R8、第五开关T5的0端、第六开关T6的0端、第七开关T7的0端、第八开关T8的0端均与反馈电阻阵列的输出端RFout相连；第九反馈电阻R9与第九开关T9相连；第九开关T9的1端与第十反馈电阻R10相连，第九开关T9的0端与第十一开关T11相连；第十反馈电阻R10与第十开关T10相连；第十开关T10的1端与第十一反馈电阻R11相连，第十开关T10的0端与第十三开关T13相连；第十一开关T11的1端与第十二反馈电阻R12相连，第十一开关T11的0端与第十五开关T15相连；第十一反馈电阻R11与第十二开关T12相连；第十二反馈电阻R12与第十四开关T14相连；第十二开关T12的1端与第十三反馈电阻R13相连，第十三开关T13的1端与第十四反馈电阻R14相连，第十四开关T14的1端与第十五反馈电阻R15相连，第十五开关T15的1端与第十六反馈电阻R16相连；第十三反馈电阻R13、第十四反馈电阻R14、第十五反馈电阻R15、第十六反馈电阻R16、第十二开关T12的0端、第十三开关T13的0端、第十四开关T14的0端、第十五开关T15的0端均与反馈电阻阵列的输出端RFout相连；第一开关T1的控制端与增益控制接口D3相连；第二开关T2和第九开关T9的控制端均与增益控制接口D2相连；第三开关T3、第四开关T4、第十开关T10和第十一开关T11的控制端均与增益控制接口D1相连；第五开关T5、第六开关T6、第七开关T7、第八开关T8、第十二开关T12、第十三开关T13、第十四开关T14、第十五开关T15的控制端均与增益控制接口D0相连。...

【技术特征摘要】
1.一种二进制权重dB线性开关电阻型CMOS可编程增益放大器，包括全差分运算放大
器和反馈电阻阵列模块；所述全差分运算放大器包括两级结构和偏置电路及共模反馈电
路，所述两级结构中的第一级为套筒式共源共栅结构，第二级为共源级；所述反馈电阻阵
列模块包括两个结构相同的反馈电阻阵列；
该增益放大器具有第一输入信号Vin+和第二输入信号Vin-，所述第一输入信号Vin+
通过第一输入电阻Rin与全差分运算放大器的正输入端相连，所述第二输入信号Vin-通过
第二输入电阻Rin与全差分运算放大器的负输入端相连；
其特征在于：
两个结构相同的反馈电阻阵列中：
其中一个反馈电阻阵列的输入端RFin与全差分运算放大器的正输入端相连，该反馈电
阻阵列的输出端RFout与全差分运算放大器的负输出端Vout-相连；
另一个反馈电阻阵列的输入端RFin与全差分运算放大器的负输入端相连，该反馈电阻
阵列的输出端RFout与全差分运算放大器的正输出端Vout+相连；
两个反馈电阻阵列均分别具有的四个增益控制接口用以加相同的四位数字信号，以控
制该两个反馈电阻阵列增益，所述四个增益控制接口分别为增益控制接口D0、D1、D2和
D3；
所述反馈电阻阵列的结构是：包括有16个反馈电阻和15个单刀双掷开关；所述反馈
电阻阵列中各器件及各增益控制接口的连接关系如下：
反馈电阻阵列的输入端RFin与第一开关T1相连；
第一开关T1的0端与第一反馈电阻R1相连，第一开关T1的1端与第九反馈电阻R9
相连；第一反馈电阻R1与第二开关T2相连；第二开关T2的1端与第二反馈电阻R2相连，
第二开关T2的0端与第四开关T4相连；第二反馈电阻R2与第三开关T3相连；第三开关
T3的1端与第三反馈电阻R3相连，第三开关T3的0端与第六开关T6相连；第四开关T4
的1端与第四反馈电阻R4相连，第四开关T4的0端与第八开关T8相连；第三反馈电阻
R3与第五开关T5相连；第四反馈电阻R4与第七开关T7相连；第五开关T5的1端与第五
反馈电阻R5相连，第六开关T6的1端与第六反馈电阻R6相连，第七开关T7的1端与第
七反馈电阻R7相连，第八开关T8的1端与第八反馈电阻R8相连；
第五反馈电阻R5、第六反馈电阻R6、第七反馈电阻R7、第八反馈电阻R8、第五开关
T5的0端、第六开关T6的0端、第七开关T7的0端、第八开关T8的0端均与反馈电阻
阵列的输出端RFout相连；
第九反馈电阻R9与第九开关T9相连；第九开关T9的1端与第十反馈电阻R10相连，
第九开关T9的0端与第十一开关T11相连；第十反馈电阻R10与第十开关T10相连；第
十...

【专利技术属性】
技术研发人员：赵毅强，王景帅，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津;12