一种无静态功耗的电平转换电路制造技术

本发明专利技术公开了一种无静态功耗的电平转换电路，包括反相器电路、转换电路、开关电路和输出电路；本发明专利技术提供的无静态功耗的电平转换电路可以实现不同的电平之间的转换，在转换完成后，整个电路中无直流通路，因此该电路在电平转换完成后不产生静态功耗。

【技术实现步骤摘要】

本专利技术属于电路设计
，特别涉及一种无静态功耗的电平转换电路。
技术介绍
在电子电路设计中，系统内部常常会出现输入和输出逻辑不协调的问题，增加了系统设计的复杂性。例如：当1.8V的数字电路与工作在3.3V的模拟电路进行通信时，需要解决两种电平的转换问题，这种进行电平转换的电路就是电平转换器。随着不同工作电压的数字IC的不断涌现，逻辑电平转换的必要性更加突出，电平转换方式也随着逻辑电压、数据总线的形式以及数据传输速率的不同而改变。虽然逻辑芯片都能实现较高的逻辑电平至较低逻辑电平的转换(如将5V电平转换至3V电平)，但逻辑电路芯片在将较低的逻辑电平转换成较高的逻辑电平(如将3V逻辑转换至5V逻辑)时就困难得多；尽管也可以用晶体管甚至电阻和二极管的组合来实现，但因受寄生电容的影响，这些方法大大限制了数据的传输速率，并且还存在静态功耗。
技术实现思路
本专利技术的目的是提供一种无静态功耗的电平转换电路。为此，本专利技术技术方案如下：一种无静态功耗的电平转换电路，包括反相器电路、转换电路、开关电路和输出电路；反相器电路包括第一CMOS反相器、第二CMOS反相器和第三CMOS反相器；第一CMOS反相器包括晶体管M1和晶体管M2；晶体管M1与晶体管M2的栅极均连接到输入端Vin，晶体管M1的源极接地，晶体管M1的漏极接到晶体管M2的漏极，晶体管M2的源极接低电压阈电压Vdd-low；第二CMOS反相器包括晶体管M3和晶体管M4；晶体管M3的栅极接到晶体管M2的漏极，晶体管M3的源极接地，晶体管M3的漏极接到晶体管M4的漏极，晶体管M4的栅极接到晶体管M3的栅极，晶体管M4的源极接低电压阈电压Vdd-low；第三CMOS反相器包括晶体管M5和晶体管M6；晶体管M6的栅极接到晶体管M4的漏极，晶体管M6的源级接到低电压阈电压Vdd-low，晶体管M6的漏极接到晶体管M5的漏极，晶体管M5的栅极接到晶体管M6的栅极，晶体管M5的源级接地；转换电路包括晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、晶体管M18、电阻R1、电阻R2、电阻R3、电阻R4、电容C1、电容C2；晶体管M13的源级接到低电压阈电压Vdd-low；电阻R1的一端接到晶体管M13的源级，电阻R1的另一端接到晶体管M13的漏极；电容C1的一端接到晶体管M13的漏极，电容C1的另一端接到晶体管M5的漏极；晶体管M8的栅极接到晶体管M2的漏极，晶体管M8的源级接到低电压阈电压Vdd-low，晶体管M8的漏级接到晶体管M7的漏极；晶体管M7的栅极接到晶体管M8的栅极；电阻R2一端接到晶体管M14的源级，电阻R2的另一端接到晶体管M14的漏极；电容C2的一端接到晶体管M14的漏极，电容C2的另一端接到晶体管M7的漏极；晶体管M14的栅极接输出端Vout，晶体管M14的源级接到晶体管M8的源级，晶体管M14的漏极接到晶体管M12的漏极；晶体管M12的源级接到晶体管M11的源极，晶体管M12的栅极接到晶体管M13的栅极；晶体管M11的栅极接输出端Vout，晶体管M11的漏极接到晶体管M13的漏极；晶体管M15的栅极接到晶体管M12的源级，晶体管M15的漏极接到晶体管M17的漏极，晶体管M15的源级接到晶体管M9的漏极；晶体管M9的栅极接到晶体管M5的栅极，晶体管M9的源级接地；电阻R3的一端接到晶体管M17的源级，电阻R3的另一端接到晶体管M17的漏极；晶体管M17的源级接高电压阈电压Vdd-high，晶体管M17的栅极接到晶体管M18的漏极；晶体管M18的源级接到高电压阈电压Vdd-high，晶体管M18的栅极接到晶体管M17的漏极，晶体管M18的漏极接到晶体管M16的漏极；晶体管M16的栅极接到晶体管M15的栅极，晶体管M16的源级接到晶体管M10的漏极；晶体管M10的栅极接到晶体管M8的栅极，晶体管M10的源级接地；电阻R4的一端接到晶体管M18的源级，电阻R4的另一端接到晶体管M18的漏极；开关电路包括与非门NAND1和与非门NAND2；与非门NAND1包括两个输入端、一个使能端EN和一个输出端；与非门NAND2包括两个输入端和一个输出端；与非门NAND1的其中一个输入端接到转换电路中晶体管M18的漏极，与非门NAND1的另一个输入端接到与非门NAND2的输出端；与非门NAND2的其中一个输入端接到晶体管M18的栅极，与非门NAND2的另一个输入端接到非门NAND1的输出端；输出电路包括晶体管M19、晶体管M20、晶体管M21、晶体管M22；晶体管M19的栅极接到开关电路中与非门NAND2的输出端，晶体管M19的源级接地，晶体管M19的漏极接到晶体管M21的漏极；晶体管M21的源级接到高电压阈电压Vdd-high，晶体管M21的栅极接到晶体管M22的漏极，晶体管M21的漏极接到转换电路中晶体管M13的栅极；晶体管M22的源级接到高电压阈电压Vdd-high，晶体管M22的栅极接到晶体管M21的漏极，晶体管M22的漏极接到晶体管M20的漏极；晶体管M20的漏极接到输出端Vout，晶体管M20的栅极接到开关电路中的与非门NAND1的输出端，晶体管M20的源级接地。所述的晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10均为低阈值电压且低击穿电压器件；晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、晶体管M18、晶体管M19、晶体管M20、晶体管M21、晶体管M22均为高阈值电压且高击穿电压器件。所述的晶体管M1、晶体管M3、晶体管M5、晶体管M7、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M19、晶体管M20均为增强型NMOS管；晶体管M2、晶体管M4、晶体管M6、晶体管M8、晶体管M17、晶体管M18、晶体管M21、晶体管M22均为增强型PMOS管。与现有技术相比，本专利技术提供的无静态功耗的电平转换电路可实现不同电平之间的转换并在电平转换之后，电路中不存在直流通路，不会产生无静态功耗。附图说明图1为本专利技术提供的无静态功耗的电平转换电路图。具体实施方式下面结合附图及具体实施例对本专利技术做进一步的说明，但本文档来自技高网...

【技术保护点】
一种无静态功耗的电平转换电路，其特征在于，所述的无静态功耗的电平转换电路包括反相器电路、转换电路、开关电路和输出电路；反相器电路包括第一CMOS反相器、第二CMOS反相器和第三CMOS反相器；第一CMOS反相器包括晶体管M1和晶体管M2；晶体管M1与晶体管M2的栅极均连接到输入端Vin，晶体管M1的源极接地，晶体管M1的漏极接到晶体管M2的漏极，晶体管M2的源极接低电压阈电压Vdd‑low；第二CMOS反相器包括晶体管M3和晶体管M4；晶体管M3的栅极接到晶体管M2的漏极，晶体管M3的源极接地，晶体管M3的漏极接到晶体管M4的漏极，晶体管M4的栅极接到晶体管M3的栅极，晶体管M4的源极接低电压阈电压Vdd‑low；第三CMOS反相器包括晶体管M5和晶体管M6；晶体管M6的栅极接到晶体管M4的漏极，晶体管M6的源级接到低电压阈电压Vdd‑low，晶体管M6的漏极接到晶体管M5的漏极，晶体管M5的栅极接到晶体管M6的栅极，晶体管M5的源级接地；转换电路包括晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、晶体管M18、电阻R1、电阻R2、电阻R3、电阻R4、电容C1、电容C2；晶体管M13的源级接到低电压阈电压Vdd‑low；电阻R1的一端接到晶体管M13的源级，电阻R1的另一端接到晶体管M13的漏极；电容C1的一端接到晶体管M13的漏极，电容C1的另一端接到晶体管M5的漏极；晶体管M8的栅极接到晶体管M2的漏极，晶体管M8的源级接到低电压阈电压Vdd‑low，晶体管M8的漏级接到晶体管M7的漏极；晶体管M7的栅极接到晶体管M8的栅极；电阻R2一端接到晶体管M14的源级，电阻R2的另一端接到晶体管M14的漏极；电容C2的一端接到晶体管M14的漏极，电容C2的另一端接到晶体管M7的漏极；晶体管M14的栅极接输出端Vout，晶体管M14的源级接到晶体管M8的源级，晶体管M14的漏极接到晶体管M12的漏极；晶体管M12的源级接到晶体管M11的源极，晶体管M12的栅极接到晶体管M13的栅极；晶体管M11的栅极接输出端Vout，晶体管M11的漏极接到晶体管M13的漏极；晶体管M15的栅极接到晶体管M12的源级，晶体管M15的漏极接到晶体管M17的漏极，晶体管M15的源级接到晶体管M9的漏极；晶体管M9的栅极接到晶体管M5的栅极，晶体管M9的源级接地；电阻R3的一端接到晶体管M17的源级，电阻R3的另一端接到晶体管M17的漏极；晶体管M17的源级接高电压阈电压Vdd‑high，晶体管M17的栅极接到晶体管M18的漏极；晶体管M18的源级接到高电压阈电压Vdd‑high，晶体管M18的栅极接到晶体管M17的漏极，晶体管M18的漏极接到晶体管M16的漏极；晶体管M16的栅极接到晶体管M15的栅极，晶体管M16的源级接到晶体管M10的漏极；晶体管M10的栅极接到晶体管M8的栅极，晶体管M10的源级接地；电阻R4的一端接到晶体管M18的源级，电阻R4的另一端接到晶体管M18的漏极；开关电路包括与非门NAND1和与非门NAND2；与非门NAND1包括两个输入端、一个使能端EN和一个输出端；与非门NAND2包括两个输入端和一个输出端；与非门NAND1的其中一个输入端接到转换电路中晶体管M18的漏极，与非门NAND1的另一个输入端接到与非门NAND2的输出端；与非门NAND2的其中一个输入端接到晶体管M18的栅极，与非门NAND2的另一个输入端接到非门NAND1的输出端；输出电路包括晶体管M19、晶体管M20、晶体管M21、晶体管M22；晶体管M19的栅极接到开关电路中与非门NAND2的输出端，晶体管M19的源级接地，晶体管M19的漏极接到晶体管M21的漏极；晶体管M21的源级接到高电压阈电压Vdd‑high，晶体管M21的栅极接到晶体管M22的漏极，晶体管M21的漏极接到转换电路中晶体管M13的栅极；晶体管M22的源级接到高电压阈电压Vdd‑high，晶体管M22的栅极接到晶体管M21的漏极，晶体管M22的漏极接到晶体管M20的漏极；晶体管M20的漏极接到输出端Vout，晶体管M20的栅极接到开关电路中的与非门NAND1的输出端，晶体管M20的源级接地。...

【技术特征摘要】
1.一种无静态功耗的电平转换电路，其特征在于，所述的无静态功耗的电
平转换电路包括反相器电路、转换电路、开关电路和输出电路；
反相器电路包括第一CMOS反相器、第二CMOS反相器和第三CMOS反相
器；第一CMOS反相器包括晶体管M1和晶体管M2；晶体管M1与晶体管M2
的栅极均连接到输入端Vin，晶体管M1的源极接地，晶体管M1的漏极接到晶
体管M2的漏极，晶体管M2的源极接低电压阈电压Vdd-low；第二CMOS反相
器包括晶体管M3和晶体管M4；晶体管M3的栅极接到晶体管M2的漏极，晶体
管M3的源极接地，晶体管M3的漏极接到晶体管M4的漏极，晶体管M4的栅
极接到晶体管M3的栅极，晶体管M4的源极接低电压阈电压Vdd-low；第三
CMOS反相器包括晶体管M5和晶体管M6；晶体管M6的栅极接到晶体管M4
的漏极，晶体管M6的源级接到低电压阈电压Vdd-low，晶体管M6的漏极接到
晶体管M5的漏极，晶体管M5的栅极接到晶体管M6的栅极，晶体管M5的源
级接地；
转换电路包括晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管
M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶
体管M17、晶体管M18、电阻R1、电阻R2、电阻R3、电阻R4、电容C1、电
容C2；晶体管M13的源级接到低电压阈电压Vdd-low；电阻R1的一端接到晶体
管M13的源级，电阻R1的另一端接到晶体管M13的漏极；电容C1的一端接到
晶体管M13的漏极，电容C1的另一端接到晶体管M5的漏极；晶体管M8的栅
极接到晶体管M2的漏极，晶体管M8的源级接到低电压阈电压Vdd-low，晶体
管M8的漏级接到晶体管M7的漏极；晶体管M7的栅极接到晶体管M8的栅极；
电阻R2一端接到晶体管M14的源级，电阻R2的另一端接到晶体管M14的漏极；
电容C2的一端接到晶体管M14的漏极，电容C2的另一端接到晶体管M7的漏
极；晶体管M14的栅极接输出端Vout，晶体管M14的源级接到晶体管M8的源
级，晶体管M14的漏极接到晶体管M12的漏极；晶体管M12的源级接到晶体管

\tM11的源极，晶体管M12的栅极接到晶体管M13的栅极；晶体管M11的栅极接
输出端Vout，晶体管M11的漏极接到晶体管M13的漏极；晶体管M15的栅极
接到晶体管M12的源级，晶体管M15的漏极接到晶体管M17的漏极，晶体管
M15的源级接到晶体管M9的漏极；晶体管M9的栅极接到晶体管M5的栅极，
晶体管M9的源级接地；电阻R3的一端接到晶体管M17的源级，电阻R3的另
一端接到晶体管M17的漏极；晶体管M17的源级接高电压阈电压Vdd-high，晶
体管M...

【专利技术属性】
技术研发人员：黄胜明，黄鑫，冯多力，
申请(专利权)人：苏州瑞铬优电子科技有限公司，
类型：发明
国别省市：江苏;32