本发明专利技术实施例公开了一种芯片内部功能模块的电源压降检测方法、装置及芯片，涉及集成电路领域，用以实时检测芯片内部的各功能模块的电源压降。在本发明专利技术实施例中，对于芯片内部的待检测功能模块，根据所述供电电源在不同时钟周期内所提供的供电能力，按照预设规则，生成伪随机序列；按照所述预设规则，对已生成的伪随机序列进行解析，根据解析结果，确定所述待检测功能模块的电源压降的检测结果，并输出；从而实现了上述功能。
【技术实现步骤摘要】
本专利技术涉及集成电路领域，尤其涉及一种芯片内部功能模块的电源压降检测方法、装置及芯片。
技术介绍
IR压降(IR-Drop，电源压降)是指出现在集成电路中电源和地网络上电压下降或升高的一种现象。随着半导体工艺向着高度集成化方向的演进，集成电路中金属互连线的宽度越来越窄，这就导致了金属互连线的电阻值上升，所以在整个集成电路范围内将存在一定的电源压降。目前的技术和工艺水平无法完全消除集成电路内的电源压降，因此，所有芯片中均会出现一定程度的电源压降现象。然而，如果整个集成电路范围内的电源压降过高，则集成电路中的逻辑门就可能出现功能故障，进而导致整个集成电路的功能失效、甚至损坏。由于导致集成电路(如芯片)功能失效或损坏的原因有很多，例如由于外围电路负载过大或短路造成的芯片损坏，或芯片内部逻辑设计存在缺陷造成的功能缺失，以及由于电源压降造成的芯片功能失效或损坏等等;一旦发现芯片某些功能失效或损坏，目前，测试人员可以通过对芯片以及外围电路进行逻辑仿真的方式检测芯片内部逻辑电路是否正确或检测外围电路是否正确。但在实际应用中，由于电源压降无法通过逻辑仿真的方式检测出来，因此，一旦出现由于电源压降造成的芯片功能失效或损坏的情况，测试人员无法准确的确定故障原因。可见，现有技术中缺乏一种检测芯片内部的电源压降的方法。
技术实现思路
本专利技术实施例提供一种芯片内部功能模块的电源压降检测方法、装置及芯片，用以实时检测芯片内部的各功能模块的电源压降。本专利技术实施例提供了一种芯片内部的各功能模块的电源压降的检测装置，该装置包括:伪随机序列生成单元，与芯片内部的待检测功能模块共用同一供电电源和时钟信号，用于根据所述供电电源在不同时钟周期内所提供的供电能力，按照预设规则，生成伪随机序列;将已生成的伪随机序列输出至伪随机序列检测单元；所述伪随机序列检测单元，用于接收由所述伪随机序列生成单元输出的伪随机序列，并按照所述预设规则，对接收到的伪随机序列进行解析，根据解析结果，确定所述待检测功能模块的电源压降的检测结果，并输出。本专利技术实施例提供了一种芯片，该芯片包括:若干个功能模块以及芯片内部的各功能模块的电源压降的检测装置。本专利技术实施例提供了一种芯片内部的各功能模块的电源压降的检测方法，该方法包括:对于芯片内部的待检测功能模块，根据所述供电电源在不同时钟周期内所提供的供电能力，按照预设规则，生成伪随机序列；按照所述预设规则，对已生成的伪随机序列进行解析，根据解析结果，确定所述待检测功能模块的电源压降的检测结果，并输出。从上述技术方案可以看出，本专利技术实施例可以通过伪随机序列(PRBS，PSeUdo-Random Binary Sequence，也可称为伪随机二进制序列)的生成和检测功能来判断芯片内部是否出现IR drop的问题。本专利技术实施例中可以包含两个实现单元，分别是伪随机序列生成单元和伪随机序列检测单元，该方法的思路是将伪随机序列生成单元分布到芯片设计中的各个位置，让其和实际功能电路一起工作，如果后端设计中出现IR drop问题，伪随机序列生成单元也会出现问题，而出现的问题可以通过伪随机序列生成单元检查到，据此就可以判断芯片内部IR drop问题。由于实际功能电路功能复杂，并且不可能在实际功能电路中增加足够多的检测功能模块，用于判断是否出现问题，所以本方法中的PRBS码检测功能混在实际功能电路中，可以方便的检测到IR drop问题。【附图说明】为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种芯片内部的各功能模块的电源压降的检测方法的流程示意图；图2为本专利技术实施例提供的芯片的综合实现过程和布局布线过程的流程示意图；图3为本专利技术实施例提供的伪随机序列生成单元的结构示意图；图4为本专利技术实施例提供的一种PRBS编码过程的流程示意图；图5为本专利技术实施例提供的一种伪随机序列检测模块的结构示意图；图6为本专利技术实施例提供的一种芯片内部的各功能模块的电源压降的检测装置的结构示意图；图7为本专利技术实施例提供的一种芯片的结构示意图。【具体实施方式】为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进一步地详细描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。本专利技术实施例可以应用于各种类型的芯片中，尤其可以在芯片工作时，用于检测芯片内部的全局电源压降。本专利技术实施例提供了一种芯片内部的各功能模块的电源压降的检测方法，图1示出了本专利技术实施例提供的一种芯片内部的各功能模块的电源压降的检测方法的流程示意图，如图1所示，该流程可以包括:步骤11:对于芯片内部的待检测功能模块，根据上述供电电源在不同时钟周期内所提供的供电能力，按照预设规则，生成伪随机序列。步骤12:按照上述预设规则，对已生成的伪随机序列进行解析，根据解析结果，确定上述待检测功能模块的电源压降的检测结果，并输出。可选的，在上述步骤11中，在上述时钟信号中的第一个时钟周期内，当上述供电电源的电压值达到额定工作电压时，将预先设置的伪随机序列生成规则所规定的初始码值，作为伪随机序列中的与上述第一个时钟周期对应的码值;当上述供电电源的电压值未达到上述伪随机序列生成单元的额定工作电压时，随机的生成上述伪随机序列中的与上述第一个时钟周期对应的码值;对于除上述第一个时钟周期之外的其余时钟周期，当上述供电电源的电压值达到额定工作电压时，按照上述伪随机序列生成规则，利用上述伪随机序列中的与当前时钟周期的上一个时钟周期所对应的码值，生成上述伪随机序列中的与当前时钟周期对应的码值；当上述供电电源的电压值未达到额定工作电压时，随机的生成上述伪随机序列中的与当前时钟周期对应的码值。可选的，在上述步骤12中，对于已生成的伪随机序列，根据上述伪随机序列生成规贝1J，依次计算每个时钟周期所对应的标准码值;依次判断计算出的每个时钟周期对应的标准码值与已生成的伪随机序列中对应时钟周期的码值的取值是否相同，如果是，则确定上述待检测功能模块在该时钟周期内未发生电源压降；否则，确定上述待检测功能模块在该时钟周期内发生电源压降。可选的，在上述步骤中，如果上述芯片内部包含多个待检测功能模块，贝Ij上述确定上述待检测功能模块的电源压降的检测结果，具体包括:按照预设分时复用规则，识别出与各待检测功能模块对应的伪随机序列，并按照预设规则，分别对识别出的伪随机序列进行解析，根据解析结果，确定各待检测功能模块的电源压降的检测结果。可选的，在上述步骤中，在上述确定各个待检测功能模块的电源压降的检测结果之后，该方法进一步包括:根据上述检测结果，对上述芯片内部的电压进行调节。下面对本专利技术实施例进行详细描述。目前，一般的芯片内部电路工作的时钟频率很高，因此，IRdrop导致的问题芯片功能缺失的问题可能只会瞬间出现，通过现有技术中的AD/C技术将电源电压进行转换，并通过接口将芯片内部电压读取出本文档来自技高网...
【技术保护点】
一种芯片内部的各功能模块的电源压降的检测装置，其特征在于，该装置包括：伪随机序列生成单元，与芯片内部的待检测功能模块共用同一供电电源和时钟信号，用于根据所述供电电源在不同时钟周期内所提供的供电能力，按照预设规则，生成伪随机序列；将已生成的伪随机序列输出至伪随机序列检测单元；所述伪随机序列检测单元，用于接收由所述伪随机序列生成单元输出的伪随机序列，并按照所述预设规则，对接收到的伪随机序列进行解析，根据解析结果，确定所述待检测功能模块的电源压降的检测结果，并输出。
【技术特征摘要】
【专利技术属性】
技术研发人员：于岗，
申请(专利权)人：青岛海信信芯科技有限公司，
类型：发明
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。