芯片差异性的监测方法及监测电路技术

本发明专利技术提供一种芯片差异性的监测方法，根据开关控制信号的控制将LVT、RVT、HVT三个反相器链分别连成环路，得到三个振荡环并产生振荡时钟；所述三个振荡环产生的振荡时钟分别在固定时长内对振荡时钟进行计数，得到计数值；根据所得的计数值和预设的DVFS映射表格的内容进行判断,得到当前芯片最适合的电压和频率对应关系；根据该对应关系对当前电压及当前最高时钟频率进行调整。本发明专利技术可以检测出芯片在不同批次和不同环境下的最佳性能，使每一个芯片都可以充分发挥自己的最大性能并能节省能耗。

【技术实现步骤摘要】

本专利技术涉及一种芯片差异性的监测方法及监测电路。
技术介绍
由于芯片制造和工作过程中的差异性，造成相同设计的芯片在不同生产批次和不同的工作环境下的性能都不一样，通常原因被总结为PVT(制程、电压、温度)造成的差异。而目前没有很好的办法去探测这种由于生产批次和不同的工作环境造成的芯片性能差异，所以只能将最悲观的情况(也就是所有批次中最差批次的性能，以及所有环境中最差环境下的性能)设置为芯片可以运行的最高频率，这样其实使得大部分的芯片都无法工作于自己的最佳状态。
技术实现思路
本专利技术要解决的技术问题，在于提供一种芯片差异性的监测方法及监测电路，可以检测出芯片在不同批次和不同环境下的最佳性能，使每一个芯片都可以充分发挥自己的最大性能并能节省能耗。本专利技术的芯片差异性的监测方法是这样实现的:一种芯片差异性的监测方法，包括如下步骤:根据开关控制信号的控制将LVT、RVT、HVT三个反相器链分别连成环路，得到三个振荡环并产生振荡时钟；所述三个振荡环产生的振荡时钟分别在固定时长内对振荡时钟进行计数，得到计数值；根据所得的计数值和预设的DVFS映射表格的内容进行判断，得到当前芯片最适合的电压和频率对应关系;根据该对应关系对当如电压及当如最尚时钟频率进彳丁调整。进一步的，所述根据所得的计数值和预设的DVFS映射表格的内容进行判断的过程是:得到LVT、RVT、HVT三个振荡环的计数值后，在预设的DVFS映射表中的LVT、RVT、HVT对应项中找到最接近的条件项，在LVT、RVT、HVT三个匹配条件项中，将电压值中的最高值作为芯片最后调整的电压值，将最尚频率的最低值作为芯片最后调整的最尚频率。进一步的，所述DVFS映射表格产生方法如下:所述LVT、RVT、HVT三个反相器链分别由LVT、RVT、HVT标准库单元构成，且每个链上的反相器个数为奇数个;根据LVT、RVT、HVT三个标准库单元中反相器单元的延迟时间和反相器链上的反相器个数进行评估，将每个反相器延迟时间乘以反相器个数所得的乘积就是反相器振荡环的振荡周期时间，再用在固定时间段的计数时间除以振荡环的振荡周期，以此得到LVT、RVT、HVT三种基本单元在各种不同条件下的期望计数值；然后再基于过去相同工艺下的振荡环进行大量实验，可以得到每个振荡环的计数值所对应的最高频率和电压;这个对应关系在不断的芯片生产和测试过程中可以不断的叠代优化，可以不断逼近真实的映射关系，再通过映射表格形式记录并存储下来。本专利技术的芯片差异性的监测电路是这样实现的:一种芯片差异性的监测电路，其特征在于:包括起振连接单元、LVT库反相器链、RVT库反相器链、HVT库反相器链、三个计数单元、DVFS判断单元、DVFS映射表格存储单元、电源管理电路以及时钟管理电路；所述起振连接单元将LVT库反相器链、RVT库反相器链、HVT库反相器链分别连成环路，得到三个振荡环;所述三个振荡环分别通过一所述计数单元连接所述D VFS判断单元，所述DVFS判断单元分别连接DVFS映射表格存储单元、电源管理电路和时钟管理电路；所述三个振荡环发生振荡产生时钟，并送往对应的计数单元；所述三个计数单元分别在固定时长内对振荡时钟进行计数，并将计数值送往DVFS判断单元；所述DVFS判断单元根据计数值和DVFS映射表格存储单元中的DVFS映射表格的内容进行判断，得到当前芯片最适合的电压和频率对应关系，并将判断结果送往所述电源管理单元和所述时钟管理单元；所述电源管理单元根据DVFS判断结果对当前电压进行调整；所述时钟管理单元根据DVFS判断结果对当前最高时钟频率进行调整，以保证芯片可以运彳丁在自身最尚的频率。进一步的，所述DVFS判断单元根据所得的计数值和预设的DVFS映射表格的内容进行判断的过程是: 所述DVFS判断单元得到LVT、RVT、HVT三个振荡环的计数值后，在DVFS映射表格存储单元预设的DVFS映射表中的LVT、RVT、HVT对应项中找到最接近的条件项，在LVT、RVT、HVT三个匹配条件项中，将电压值中的最高值供所述电源管理单元作为芯片最后调整的电压值，将最高频率的最低值供所述时钟管理单元作为芯片最后调整的最高频率。进一步的，所述DVFS映射表格产生方法如下:所述LVT、RVT、HVT三个反相器链分别由LVT、RVT、HVT标准库单元构成，且每个链上的反相器个数为奇数个;根据LVT、RVT、HVT三个标准库单元中反相器单元的延迟时间和反相器链上的反相器个数进行评估，将每个反相器延迟时间乘以反相器个数所得的乘积就是反相器振荡环的振荡周期时间，再用计数单元在固定时间段的计数时间除以振荡环的振荡周期，以此得到LVT、RVT、HVT三种基本单元在各种不同条件下的期望计数值；然后再基于过去相同工艺下的振荡环进行大量实验，得到每个振荡环的计数值所对应的最高频率和电压;这个对应关系在不断的芯片生产和测试过程中不断的叠代优化，不断逼近真实的映射关系，再通过映射表格形式记录并存储下来。进一步的，所述起振连接单元还连接一开关控制单元，当该关控制单元的开关控制信号为打开有效时，将所述三个振荡环连通。本专利技术具有如下优点:(I)监控每个芯片的最佳性能，使每一个芯片都可以充分发挥自己的最大性能；(2)同时由于是奇数个反相器串成链，所以起振连接单元处会产生信号的周期性翻转的信号，可以用于低功耗状态下的电路工作时钟，这时候可以关闭芯片的晶体振荡器电路和PLL电路，可以使芯片进一步节省能耗。【附图说明】下面参照附图结合实施例对本专利技术作进一步的说明。图1为本专利技术方法执行流程图。【具体实施方式】本专利技术的芯片差异性的监测方法包括如下步骤:根据开关控制信号的控制将LVT、RVT、HVT三个反相器链分别连成环路，得到三个振荡环并产生振荡时钟；其中，所述LVT、RVT、HVT三个反相器链分别由LVT、RVT、HVT标准库单元构成，且每个链上的反相器个数为奇数个;奇数个反相器可以保证信号经过反相器链之后会以反信号传回来，比如起振连接单元起始值为I，经过奇数个反相器延迟后变为O传回来，然后又以O继续去经过奇数个反相器，再以I返回来，信号返回来的时间是奇数个反相器链的延迟时间之和，由此产生周期性信号振荡。所述三个振荡环产生的振荡时钟分别在固定时长(通常为Ims)内对振荡时钟进行计数，得到计数值；根据所得的计数值和预设的DVFS映射表格的内容进行判断，得到当前芯片最适合的电压和频率对应关系;根据该对应关系对当如电压及当如最尚时钟频率进彳丁调整。其中，所述根据所得的计数值和预设的DVFS映射表格的内容进行判断的过程是:得到LVT、RVT、HVT三个振荡环的计数值后，在预设的DVFS映射表中的LVT、RVT、HVT对应项中找到最接近的条件项，在LVT、RVT、HVT三个匹配条件项中，将电压值中的最高值作为芯片最后调整的电压值，将最尚频率的最低值作为芯片最后调整的最尚频率。所述DVFS映射表格产生方法如下:[0037I 根据LVT、RVT、HVT三个标准库单元中反相器单元的timing参数和反相器链上的反相器个数进行评估，因为标准库单元的库文件中的timing参数包括不同温度、不同工艺偏差、不同电压下的反相器延迟时间，将每个反相器延迟时间乘以反相器个数所得的乘本文档来自技高网...

【技术保护点】
一种芯片差异性的监测方法，其特征在于：包括如下步骤：根据开关控制信号的控制将LVT、RVT、HVT三个反相器链分别连成环路，得到三个振荡环并产生振荡时钟；所述三个振荡环产生的振荡时钟分别在固定时长内对振荡时钟进行计数，得到计数值；根据所得的计数值和预设的DVFS映射表格的内容进行判断,得到当前芯片最适合的电压和频率对应关系；根据该对应关系对当前电压及当前最高时钟频率进行调整。

【技术特征摘要】

【专利技术属性】
技术研发人员：廖裕民，
申请(专利权)人：福州瑞芯微电子股份有限公司，
类型：发明
国别省市：福建;35