抑制高阻抗输入端电流泄露的集成电路制造技术

本发明专利技术公开了一种抑制高阻抗输入端电流泄露的集成电路，其包括：印制板，其顶层以及底层为地平面，其中间层为走线层；多个功能选择开关，均焊制于所述印制板的顶层或底层，其输出引脚分别耦接不同的外部功能引脚，其控制引脚分别耦接外部控制引脚；电压跟随电路，焊制于所述印制板的底层或顶层，其输入引脚耦接输入电压，其输出引脚通过所述印制板的中间层与多个所述功能选择开关的输入引脚均耦接，以构成等电位屏蔽环。本发明专利技术旨在于设计的集成电路，能够使多个功能选择开关的输入端在功能选择开关是否导通的状态下均保持等电位，使未导通的功能选择开关的输入端不会由于与其他器件的电位差而产生泄露电流。

【技术实现步骤摘要】

本专利技术涉及电力电子
，特别涉及一种抑制高阻抗输入端电流泄露的集成电路。
技术介绍
数字万用表，一种多用途电子测量仪器，一般包含安培计、电压表、欧姆计等功能，有时也称为万用计、多用计、多用电表，或三用电表。为了实现上述的安培计、电压表、欧姆计等功能，数字万用表需要通过功能选择电路实现不同测量功能的切换；在功能选择电路存在电流泄露比较突出，即在不同电位的元器件以及同一器件的不同管脚之间，当存在电位差时就会发生微小的电流泄露，泄漏的电流会在前端输入电阻和其他功能的输出电阻上产生压降，引起一定的测量误差，且其影响会随着泄露电流量而变化，无法通过软件去除。
技术实现思路
本专利技术的目的是克服或减缓至少上述缺点中的部分，特此提供一种抑制高阻抗输入端电流泄露的集成电路，其包括：印制板，其顶层以及底层为地平面，其中间层为走线层；多个功能选择开关，均焊制于所述印制板的顶层或底层，其输出引脚分别耦接不同的外部功能引脚，其控制引脚分别耦接外部控制引脚；电压跟随电路，焊制于所述印制板的底层或顶层，其输入引脚耦接输入电压，其输出引脚通过所述印制板的中间层与多个所述功能选择开关的输入引脚均耦接，以构成等电位屏蔽环。优选地，所述电压跟随电路的输出引脚与任意所述功能选择开关的输入引脚走线长度一致。优选地，所述印制板的顶层或底层焊制有保护单元，所述保护单元的输入端与电压跟随器的输出端耦接。优选地，所述功能选择开关选用JFET，所述JFET的控制引脚外接外部控制引脚，其输入端耦接电压跟随电路的输出引脚，其输出引脚外接外部功能引脚。进一步，所述电压跟随电路包括第一放大器，所述第一放大器的反相输入端通过第一电容和第二电容耦接输出端，且通过第一电阻和第二电阻耦接输出端，其同相输入端接地，所述第一电阻和第二电阻间的节点通过第三电容接地，所述第一放大器的输出端与多个所述JFET的输入端耦接。进一步，所述第一放大器的输出端通过第一开关元件耦接所述JFET的输入端，所述第一开关元件的控制极外接外部控制单元；多个所述的JFET的输入端均通过第二开关元件接地，所述第二开关元件的控制极外接外部控制单元；另外，所述保护单元包括第二放大器，所述第二放大器的同相输入端与多个所述的JFET的输入端均耦接，其反相输入端与其输出端短接，其正向电源端通过第三开关元件耦接正向电源，其反向电源端通过第四开关元件耦接反向电源，所述第三开关元件的控制极反向地通过第一稳压管与所述JFET的输入端耦接，所述第四开关元件的控制极通过第二稳压管与所述JFET的输入端耦接，所述JFET的输入端通过第五电容接地。进一步，所述JFET的输入端均耦接第三放大器的同相输入端，所述第三放大器的反相输入端与输出端短接，其输出端通过第三电阻与第一稳压管的正极以及第二稳压管的负极耦接。本专利技术旨在于设计的集成电路，能够使多个功能选择开关的输入端在功能选择开关是否导通的状态下均保持等电位，使未导通的功能选择开关的输入端不会由于与其他器件的电位差而产生泄露电流。附图说明现在将参照所附附图更加详细地描述本专利技术的这些和其它方面，其所示为本专利技术的当前优选实施例。其中：图1为本实施例多个功能选择开关的联接图；图2为电压跟随器的电路原理图；图3为保护单元的电路原理图。具体实施方式下面结合附图和具体实例，进一步阐明本专利技术，应理解这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围，在阅读了本专利技术之后，本领域技术人员对本专利技术的各种等价形式的修改均落于本申请所附权利要求所限定的范围。一种抑制高阻抗输入端电流泄露的集成电路，其包括：印制板，其顶层以及底层为地平面，其中间层为走线层；多个功能选择开关，均焊制于印制板的顶层或底层，其输出引脚分别耦接不同的外部功能引脚，其控制引脚分别耦接外部控制引脚，且电压跟随电路的输出引脚与任意功能选择开关的输入引脚走线长度一致。电压跟随电路，焊制于印制板的底层或顶层，其输入引脚耦接输入电压，其输出引脚通过印制板的中间层与多个功能选择开关的输入引脚均耦接，以构成等电位屏蔽环。那么，有上述结构以及集成与结构上的集成电路设计，本实施例的多个功能选择开关其输入端的电位是一致的，且无论功能选择开关是否处于导通状态，其输入端的电位均相等，此类设计保证各功能选择开关间的输入引脚不会由于接入的电位存在差异而产生泄露电流，导致前端的电源电路或者后端的功能电路工作异常。如图1所示，功能选择开关有6个且均选用JFET(S1～S6)，JFET(S1～S6)的控制引脚外接外部控制引脚，JEFT(S1～S6)的输入端均耦接电压跟随电路的输出引脚，其输出引脚外接外部功能引脚。那么，本实施例的JFET(S1～S6)根据外部控制引脚输出的信号启闭各功能选择开关，进而控制数字万用表对其测量功能的选择。如图2所示，电压跟随电路包括放大器M1，放大器M1的反相输入端依次通过电容C1和电容C2耦接其输出端，同时其通过电阻R1和电阻R2耦接其输出端，其同相输入端接地，电阻R1和电阻R2间的节点通过电容C3接地，放大器M1的输出端与JFET(S1～S6)的输入端均耦接。那么，本实施例的放大器M1的输入端输入的输入电压V0与其输出端输出的跟随电压V1其变化相当，但是由放大器M1输出端输出的跟随电压V1具有较低的输出阻抗。另外，本实施例的跟随电压V1通过JFET(Q1)输入至JFET(S1～S6)，JFET(Q1)的控制极外接外部控制单元；多个的JFET(S1～S6)的输入端均通过开关元件Q2接地，第二开关元件的控制极外接外部控制单元。那么，本实施例的JFET(S1～S6)在输出控制电压V2时，需要先通过电压跟随器产生低输出阻抗的跟随电压V1；再开启JFET(Q1)使JFET(S1～S6)的输入端产生等电位的控制电压V2；然后，根据数字万用表测量的功能需要，启动JFET(S1～S6)的控制极，使控制电压V2经JFET(S1～S6)输出。印制板的顶层或底层焊制有保护单元，保护单元的输入端与电压跟随器的输出端耦接。如图3所示，本实施例的保护单元包括放大器M2，放大器M2的同相输入端与多个的JFET(S1～S6)的输入端均耦接，其反相输入端与其输出端短接，其正向电源端通过三极管(Q3)耦接正向电源，其反向电源端通过三极管(Q4)耦接反向电源，三本文档来自技高网...

【技术保护点】
一种抑制高阻抗输入端电流泄露的集成电路，其特征在于包括：印制板，其顶层以及底层为地平面，其中间层为走线层；多个功能选择开关，均焊制于所述印制板的顶层或底层，其输出引脚分别耦接不同的外部功能引脚，其控制引脚分别耦接外部控制引脚；电压跟随电路，焊制于所述印制板的底层或顶层，其输入引脚耦接输入电压，其输出引脚通过所述印制板的中间层与多个所述功能选择开关的输入引脚均耦接，以构成等电位屏蔽环。

【技术特征摘要】
1.一种抑制高阻抗输入端电流泄露的集成电路，其特征在于包括：
印制板，其顶层以及底层为地平面，其中间层为走线层；
多个功能选择开关，均焊制于所述印制板的顶层或底层，其输出引脚分别耦接不同的外部功能引脚，其控制引脚分别耦接外部控制引脚；
电压跟随电路，焊制于所述印制板的底层或顶层，其输入引脚耦接输入电压，其输出引脚通过所述印制板的中间层与多个所述功能选择开关的输入引脚均耦接，以构成等电位屏蔽环。
2.根据权利要求1所述的抑制高阻抗输入端电流泄露的集成电路，其特征在于，
所述电压跟随电路的输出引脚与任意所述功能选择开关的输入引脚走线长度一致。
3.根据权利要求1所述的抑制高阻抗输入端电流泄露的集成电路，其特征在于，
所述印制板的顶层或底层焊制有保护单元，所述保护单元的输入端与电压跟随器的输出端耦接。
4.根据权利要求1所述的抑制高阻抗输入端电流泄露的集成电路，其特征在于，
所述功能选择开关选用JFET，所述JFET的控制引脚外接外部控制引脚，其输入端耦接电压跟随电路的输出引脚，其输出引脚外接外部功能引脚。
5.根据权利要求4所述的抑制高阻抗输入端电流泄露的集成电路，其特征在于，
所述电压跟随电路包括第一放大器，所述第一放大器的反相输入端通过第一电容和第二电容耦接输出端，且通过第...

【专利技术属性】
技术研发人员：姜付彬，夏磊，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：山东;37