图像传感器像素电路及处理器系统技术方案

技术编号:13177382 阅读:57 留言:0更新日期:2016-05-10 22:07
本实用新型专利技术涉及图像传感器像素电路及处理器系统。本实用新型专利技术的一个目的是解决与现有技术中存在的一个或更多个问题相关的问题。一种图像传感器像素电路包括:光电二极管,响应于图像光产生电荷;浮动扩散节点;电荷转移晶体管,被配置为将所产生的电荷从所述光电二极管转移到所述浮动扩散节点;放大晶体管,具有耦合到所述浮动扩散节点的栅极端子和耦合到像素输出节点的漏极端子;以及反馈电容器,耦合在所述像素输出节点和所述浮动扩散节点之间,其中所述放大晶体管被配置为以大于单位的增益提供转移的电荷,并且所述反馈电容器被配置以将负电压反馈提供到所述浮动扩散节点。相对于常规的设计,像素可以具有增加的存储容量和动态范围。

【技术实现步骤摘要】

本技术涉及固态图像传感器阵列(例如,互补金属氧化物半导体CMOS阵列),而更具体地,涉及具有内置可变增益反馈放大器电路的像素的图像传感器。像素可以具有亚微米尺寸并且可以从像素形成于其上的像素衬底的背面或正面被照明。
技术介绍
通常的图像传感器通过将冲击的光子转化为集成(收集)到传感器像素中的电子(或空穴)来感测光。一旦完成每个集成周期,收集到的电荷被转化为电压信号,所述电压信号被供应到相应的与图像传感器相关联的输出端子。通常,电荷到电压的转化直接在像素内执行,而作为结果的模拟像素电压信号通过各种像素寻址和扫描方案转移到输出端子。在传递到芯片外之前,模拟电压信号有时可以在芯片上转化为数字等效物。每个像素包括缓冲放大器(即,源极跟随器),其驱动经由各自的寻址晶体管连接到像素的输出感测线。然而,这样的布置包括像素内的低于单位(unity)增益放大器(S卩,小于1的增益,其中输出具有比输入更小的幅度)。这使连接到像素的信号线容易受到各种噪声和干扰拾取,这是此现有技术的几个缺点之一。在电荷到电压的转化完成之后并且作为结果的信号从像素转移出之后,在随后的集成周期开始之前,重置像素。在包括用作电荷检测节点的浮动扩散(FD)的像素中,此重置操作通过瞬间开启重置晶体管来完成,所述重置晶体管将浮动扩散节点连接到电压参考(通常为像素电流漏极节点)用于漏去(或者移除)任何转移到FD节点上的电荷。然而,如本领域已熟知的,使用重置晶体管从浮动扩散节点移除电荷产生热kTC重置噪声。此kTC重置噪声必须使用相关双采样(CDS)信号处理技术来移除,以达成期望的低噪声性能。利用CDS的典型的CMOS图像传感器需要每个像素至少四个晶体管(4T)。具有钉扎的(pinned)光电二极管的4T像素电路的例子可以在Lee (美国专利号5625210)中找到,其作为引用并入此处。图1示出了CMOS传感器中的像素100的简化的电路图。像素电路100具有双路共享光电二极管方案,其中两个光电二极管共享单个浮动扩散节点。具体地,光电二极管101(roi)和102(PD2)共享公共的浮动扩散(FD)电荷检测节点114,源极跟随器(SF)晶体管103连接到所述浮动扩散(FD)电荷检测节点114。源极跟随器晶体管103的漏极端子连接到Vdd列偏置线109,而源极跟随器晶体管103的源极端子通过寻址晶体管104连接到列输出信号(读出)线108。电荷检测节点114通过重置晶体管105重置,所述重置晶体管105也连接到Vdd列偏置线109。来自光电二极管101和102的电荷通过电荷转移晶体管106和107转移到浮动扩散节点114上。重置晶体管栅极105由在行控制线110上接收的重置控制信号控制,电荷转移晶体管栅极106和107由分别在行线112和113上接收的转移控制信号控制,而寻址晶体管栅极104由在行寻址线111上接收的行选择控制信号控制。如图1所示,清楚的是,每对像素光电二极管必须耦合到总共五个晶体管(即,每个光电二极管2.5个晶体管)。常规的布置(诸如图1的布置)涉及由源极跟随器103的缓冲放大器产生的低于单位增益放大,使信号线108容易受到噪声和干涉拾取的影响,其可以使由像素产生的最终图像信号失真。因此,能够提供改进的图像传感器像素是期望的。
技术实现思路
本技术的一个目的是解决与现有技术中存在的一个或更多个问题相关的问题。根据本技术的一个方面,提供一种图像传感器像素电路,包括:光电二极管,响应于图像光产生电荷;浮动扩散节点;电荷转移晶体管,被配置为将所产生的电荷从所述光电二极管转移到所述浮动扩散节点;放大晶体管,具有耦合到所述浮动扩散节点的栅极端子和耦合到像素输出节点的漏极端子;以及反馈电容器,耦合在所述像素输出节点和所述浮动扩散节点之间,其中所述放大晶体管被配置为以大于单位的增益提供转移的电荷,并且所述反馈电容器被配置以将负电压反馈提供到所述浮动扩散节点。根据一个实施例,所述图像传感器像素电路还包括:重置晶体管,与所述反馈电容器并联耦合在所述像素输出节点和所述浮动扩散节点之间,其中所述重置晶体管被配置以将所述浮动扩散节点重置到重置电压。根据一个实施例,所述图像传感器像素电路还包括:列读出线,耦合到列偏置电流源;以及像素寻址晶体管,耦合在所述像素输出节点和所述列读出线之间。根据一个实施例,所述图像传感器像素电路还包括:预充电电容器,耦合在所述浮动扩散节点和预充电总线之间。根据一个实施例,所述重置晶体管包括η沟道重置晶体管,而所述放大晶体管包括Ρ沟道放大晶体管。根据一个实施例,所述ρ沟道放大晶体管具有耦合到列偏置电压线的源极端子。根据一个实施例,所述图像传感器像素电路形成于半导体衬底上,所述图像传感器像素电路还包括:所述半导体衬底中的Ρ型掺杂外延层;所述半导体衬底中的η型掺杂阱区,其中所述Ρ沟道放大晶体管形成于所述η型掺杂阱区内;以及所述半导体衬底中的ρ+型退化掺杂电子阻挡层,将所述η型掺杂阱区与所述ρ型掺杂外延层分开。根据一个实施例,所述重置晶体管包括ρ沟道重置晶体管,并且所述放大晶体管包括η沟道放大晶体管。根据一个实施例,所述放大晶体管包括η沟道放大晶体管,并且其中所述图像传感器像素电路形成于半导体衬底上,所述图像传感器像素电路还包括:所述半导体衬底中的η型掺杂外延层;所述半导体衬底中的Ρ型掺杂阱区,其中所述η沟道放大晶体管形成于所述Ρ型掺杂阱区内;以及所述半导体衬底中的Π+型退化掺杂电子阻挡层,将所述Ρ型掺杂阱区与所述η型掺杂外延层分开。根据一个实施例,所述反馈电容器具有取决于所述放大晶体管的栅极端子和所述放大晶体管的漏极端子之间的电势差的可变电容。根据一个实施例,所述图像传感器像素电路形成于半导体衬底上,所述图像传感器像素电路还包括:像素隔离区,选自由下列组成的组中:浅槽隔离区和深槽隔离区,其中所述像素隔离区被配置为将所述光电二极管与所述半导体衬底上的其它光电二极管隔离。根据一个实施例,所述图像传感器像素电路形成于具有相对的正面和背面的半导体衬底上,其中所述光电二极管被配置以响应于通过所述半导体衬底的背面接收的图像光而产生所述电荷。根据一个实施例,所述图像传感器像素电路形成于半导体衬底上,其中所述半导体衬底耦合到额外的半导体衬底,其中用于所述图像传感器像素电路的偏置电流源形成于所述额外的半导体衬底上,并且其中所述像素输出节点通过导电通孔耦合到所述额外的半导体衬底上的所述偏置电流源。根据本技术的另一个方面,提供一种图像传感器像素电路,形成于半导体衬底上,包括:光敏区;电荷存储区,被配置以存储由所述光敏区产生的电荷;以及晶体管,具有耦合到所述电荷存储区的栅极和耦合到像素输出节点的漏极,其中所述晶体管被配置以向转移到所述像素输出节点的信号提供大于单位的增益。根据一个实施例,所述图像传感器像素电路包括:负电压反馈电容器,耦合在所述像素输出节点和所述电荷存储区之间。根据一个实施例,所述负电压反馈电容器具有取决于所述晶体管的所述栅极和所述漏极之间的电势差的可变电容。根据一个实施例,所述图像传感器像素电路还包括:行选择晶体管,耦合在所述像素输出节点和列读出线之间;以及重置晶体管,耦合在所述像素输出节点和所述电荷存储区之间本文档来自技高网
...

【技术保护点】
一种图像传感器像素电路,其特征在于包括:光电二极管,响应于图像光产生电荷;浮动扩散节点;电荷转移晶体管,被配置为将所产生的电荷从所述光电二极管转移到所述浮动扩散节点;放大晶体管,具有耦合到所述浮动扩散节点的栅极端子和耦合到像素输出节点的漏极端子;以及反馈电容器,耦合在所述像素输出节点和所述浮动扩散节点之间,其中所述放大晶体管被配置为以大于单位的增益提供转移的电荷,并且所述反馈电容器被配置以将负电压反馈提供到所述浮动扩散节点。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:J·希内塞克
申请(专利权)人:半导体元件工业有限责任公司
类型:新型
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1