FPGA边界扫描系统的验证方法及装置制造方法及图纸

本发明专利技术提供一种FPGA边界扫描系统的验证方法及装置，用于在仿真平台上对FPGA边界扫描系统进行调试，所述方法包括：通过输入指令/输出指令对FPGA的IO模块的模拟特性进行验证，其中所述验证包括对IO模块输入特性的验证和对IO模块输出特性的验证；对边界扫描系统的指令处理进行验证，其中所述指令包括采样输入指令、输出测试指令、输出增强测试指令和输出训练测试指令；通过内部测试指令对边界扫描系统和FPGA的内部连接进行验证，其中FPGA的环回通路通过用户配置被选通。本发明专利技术能够对FPGA边界扫描系统进行全面完备的验证，可以保证FPGA边界扫描系统功能的正确性。

【技术实现步骤摘要】

本专利技术涉及超大规模可编程集成电路
，尤其涉及一种现场可编程门阵列(FPGA:Field-Programmable Gate Array)边界扫描系统的验证方法及系统。
技术介绍
随着大规模集成电路的出现，印制电路板制造工艺向小、微、薄发展，传统的信息通信技术(ICT:1nformat1n Communicat1n Technology)测试已经没有办法满足这类产品的测试要求，由于芯片的引脚多，元器件体积小，板的密度特别大，根本没有办法进行下探针测试，因此联合测试行为组织(JTAG，Joint Test Act1n Group)边界扫描系统应运而生。采用边界扫描系统内嵌于FPGA电路设计中的方法，可以解决FPGA芯片问题定位测试的难题。在实现本专利技术的过程中，专利技术人发现现有技术中至少存在如下技术问题:尽管FPGA边界扫描系统可以对芯片工作时的故障进行诊断，但是FPGA边界扫描系统本身设计的正确性并不能完全得到保证，从而导致对芯片测量不准的问题。
技术实现思路
本专利技术提供的FPGA边界扫描系统的验证方法及系统，能够对FPGA边界扫描系统进行全面完备的验证，可以保证FPGA边界扫描系统功能的正确性。第一方面，本专利技术提供一种FPGA边界扫描系统的验证方法，用于在仿真平台上对FPGA边界扫描系统进行调试，包括:通过输入指令/输出指令对FPGA的输入/输出(10:1nput/Output)模块的模拟特性进行验证，其中所述验证包括对10模块输入特性的验证和对10模块输出特性的验证；对边界扫描系统的指令处理进行验证，其中所述指令包括采样输入指令、输出测试指令、输出增强测试指令和输出训练测试指令；通过内部测试指令对边界扫描系统和FPGA的内部连接进行验证，其中FPGA的环回通路通过用户配置被选通。可选地，所述10模块的输入特性/输出特性包括电压特性、电流特性、差分特性以及输入输出方向特性，所述对FPGA的10模块的模拟特性进行验证包括:筛选具有普通功能的10端口作为观察端口；通过FPGA的配置端口将用户选择的输入特性/输出特性配置到所述10模块上；当用户选择的为输入特性时，向边界扫描系统输入采样输入指令及对应比特码，当用户选择的为输出特性时，向边界扫描系统输入输出测试指令；当用户选择的为输入特性时，将TD0端口输出的所筛选10端口的采样结果与预期值进行比较，当用户选择的为输出特性时，将所筛选的10端口的输出结果与预期值进行比较；如果比较结果一致，则确定所述10模块的输入特性/输出特性正确，否则，给出错误报告。可选地，所述对边界扫描系统的指令处理进行验证包括:对10模块进行初始化；向边界扫描系统输入采样输入指令、输出测试指令、输出增强测试指令和输出训练测试指令中的任意一个；向具有普通功能的10端口随机输入比特码；将边界扫描系统具有普通功能的10端口和TD0端口输出的结果与期望值进行比较；如果比较结果一致，则确定所述边界扫描系统的相应指令处理设计正确，否则，给出错误点。可选地，所述通过内部测试指令对边界扫描系统和FPGA的内部连接进行验证包括:对10模块进行初始化；根据用户对可编程逻辑块中通路开关的配置，选通FPGA每个10对上的环回通路；向边界扫描系统输入内部测试指令；从边界扫描入口输入对应每个端口的激励数据序列，再次输入内部测试指令；将边界扫描系统的TD0端口输出的结果与预期值进行比较；如果比$父结果一致，则确走边界扫描系统和FPGA的内部连接正确，否则确走边界扫描系统和FPGA的内部连接错误。第二方面，本专利技术提供一种FPGA边界扫描系统的验证装置，用于在仿真平台上对FPGA边界扫描系统进行调试，包括:第一验证模块，用于通过输入指令/输出指令对FPGA的输入/输出(10)模块的模拟特性进行验证，其中所述模拟特性包括输入特性和输出特性；第二验证模块，用于对边界扫描系统的指令处理进行验证，其中所述指令包括采样输入指令、输出测试指令、输出增强测试指令和输出训练测试指令；第三验证模块，用于通过内部测试指令对边界扫描系统和FPGA的内部连接进行验证，其中FPGA的环回通路通过用户配置被选通。可选地，所述10模块的输入特性包括电压特性、电流特性、差分特性以及输入输出方向特性，所述第一验证模块进一步包括:第一选择单元，用于筛选具有普通功能的10端口作为观察端口；第一配置单元，用于通过FPGA的配置端口将用户选择的输入特性/输出特性配置到所述10模块上；第一输入单元，当用户选择的为输入特性时，向边界扫描系统输入采样输入指令及对应比特码，当用户选择的为输出特性时，向边界扫描系统输入输出测试指令及对应比特码；第一比较单元，当用户选择的为输入特性时，将TD0端口输出的所筛选10端口的采样结果与预期值进行比较，当用户选择的为输出特性时，将所筛选的10端口的输出结果与预期值进行比较；第一确定单元，如果比较结果一致，则确定所述10模块的输入特性/输出特性正确，否则，给出错误报告。可选地，所述第二验证模块进一步包括:第一初始化单元，用于对10模块进行初始化；第二输入单元，用于向边界扫描系统输入采样输入指令、输出测试指令、输出增强测试指令和输出训练测试指令中的任意一个；第三输入单元，用于向具有普通功能的10端口随机输入比特码；第二比较单元，将边界扫描系统具有普通功能的10端口和TDO端口输出的结果与期望值进行比较，其中当执行采样输入指令时仅将TDO端口输出的结果与期望值进行比较；第二确定单元，如果比较结果一致，则确定所述边界扫描系统的相应指令处理设计正确，否则，给出错误点。可选地，所述第三验证模块进一步包括:第二初始化单元，用于对10模块进行初始化；选通单元，用于根据用户对可编程逻辑块中通路开关的配置，选通FPGA每个10对上的环回通路；第四输入单元，用于向边界扫描系统输入内部测试指令；第五输入单元，用于从边界扫描入口输入对应每个端口的激励数据序列，再次输入内部测试指令；第三比较单元，用于将边界扫描系统的TDO端口输出的结果与预期值进行比较；弟二确走单兀，如果比$父结果一致，则确走边界扫描系统和FPGA的内部连接正确，否则确定边界扫描系统和FPGA的内部连接错误。本专利技术实施例提供的FPGA边界扫描系统的验证方法及装置，从三个方面对FPGA的边界扫描系统进行验证，覆盖边界扫描及其相关的所有特性，从验证角度保证边界扫描系统验证的完备性，可以保证FPGA边界扫描系统功能的正确性，在实际芯片出现问题时，达到发挥边界扫描预期功能的效果，帮助定位芯片以及外接元器件连接错误和功能错误。【附图说明】图1为本专利技术一实施例FPGA边界扫描系统的验证方法的流程图；图2为本专利技术另一实施例边界扫描系统10模块的模拟特性验证的流程图；图3为本专利技术另一实施例对边界扫描系统的指令处理进行验证的流程图；图4为本专利技术另一实施例边界扫描系统和FPGA内部连接的验证的流程图；图5为本专利技术一实施例FPGA边界扫描系统的验证装置的结构示意图。【具体实施方式】为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施本文档来自技高网...

【技术保护点】
一种FPGA边界扫描系统的验证方法，用于在仿真平台上对FPGA边界扫描系统进行调试，其特征在于，包括：通过输入指令/输出指令对FPGA的IO模块的模拟特性进行验证，其中所述验证包括对IO模块输入特性的验证和对IO模块输出特性的验证；对边界扫描系统的指令处理进行验证，其中所述指令包括采样输入指令、输出测试指令、输出增强测试指令和输出训练测试指令；通过内部测试指令对边界扫描系统和FPGA的内部连接进行验证，其中FPGA的环回通路通过用户配置被选通。

【技术特征摘要】

【专利技术属性】
技术研发人员：张健，
申请(专利权)人：深圳市同创国芯电子有限公司，
类型：发明
国别省市：广东;44