一种GOA单元及其驱动方法、GOA电路、显示装置制造方法及图纸

本发明专利技术提供一种GOA单元及其驱动方法、GOA电路、显示装置，涉及显示技术领域，用于降低或消除GOA单元的输出噪声。该GOA单元包括：输入模块、第一控制模块、第二控制模块、第三控制模块、复位模块、输出模块和储能模块；输入模块用于将第一节点与输入信号端的电压拉齐；第一控制模块用于调节第二节点电压；第二控制模块用于将输出信号端与第一点电平端的电压拉齐；第三控制模块用于将第一节点和输出信号端与第一电平端的电压拉齐；复位模块用于将第一节点和输出信号端的电压与第一电平端的电压拉齐；输出模块用于输出第四时钟信号；储能模块用于使第一节点的电压与输出信号端的电压发生等电压变化。本发明专利技术用于显示装置的制造。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种集成栅极驱动(英文：GatedriverOnArray，简称：GOA)单元及其驱动方法、GOA电路、显示装置
技术介绍
随着电子技术的发展，GOA电路越来越广泛的应用于显示设备，提高GOA电路的输出信号的可靠性变得越来越重要。目前普遍采用一对周期相等、相位相反的时钟信号CLK和CLKB分别进行GOA单元的输出和输出控制。具体的，参照图1所示，当PU点高电平且CLK高电平时，GOA单元输出CLK的时钟信号，当CLKB高电平且PU低电平时，PD点电压被拉高，T9、T10导通，PU点通过T9连接VSS，Output通过T10连接VSS。即当PU低电平且CLKB高电平时，CLKB能够拉高PD点电压，进而通过导通T9、T10分别对PU点和Output进行放电，降低Output的输出噪声。而Output的输出噪声主要是在CLK的输出电压的变化时产生的，且由于CLKB与CLK周期相等、相位相反，所以CLKB无法降低CLK的电压变化时产生的输出噪声，尤其当T12沟道较大时，Output的输出噪声很大，输出信号的可靠性低，极容易发生多行输出，导致显示设备黑屏。
技术实现思路
本专利技术的实施例提供一种GOA单元及其驱动方法、GOA电路、显示装置，用于降低或消除GOA单元的输出噪声。为达到上述目的，本专利技术的实施例采用如下技术方案：第一方面，提供一种GOA单元，包括：输入模块、第一控制模块、第二控制模块、第三控制模块、复位模块、输出模块和储能模块；所述输入模块连接输入信号端和第一节点，用于在所述输入信号端的输入信号的控制下将所述第一节点的电压与所述输入信号端的电压拉齐；所述第一控制模块连接所述第一节点、第一电平端、第二节点、第一时钟信号端和第二时钟信号端，用于在所述第一时钟信号端的第一时钟信号、所述第二时钟信号端的第二时钟信号以及所述第一节点的电压的控制下将所述第二节点的电压与所述第一电平端或所述第一时钟信号端或所述第二时钟信号端的电压拉齐；所述第二控制模块连接第三时钟信号端、输出信号端和所述第一电平端，用于在所述第三时钟信号端的第三时钟信号的控制下将所述输出信号端的电压与所述第一点电平端的电压拉齐；所述第三控制模块连接所述第一节点、所述第二节点、所述第一电平端和所述输出信号端，用于在所述第二节点的电压的控制下将所述第一节点和所述输出信号端的电压与所述第一电平端的电压拉齐；所述复位模块连接所述第一电平端、所述第一节点、所述输出信号端和复位信号端，用于在所述复位信号端的复位信号的控制下将所述第一节点和所述输出信号端的电压与所述第一电平端的电压拉齐；所述输出模块连接第四时钟信号端、所述输出信号端和所述第一节点，用于在所述第一节点的电压的控制下将所述第四时钟信号端的第四时钟信号在所述输出信号端输出；储能模块连接所述第一节点和所述输出信号端，用于存储所述第一节点的电压，以及使所述第一节点的电压与所述输出信号端的电压发生等电压变化。可选的，所述输入模块包括：第一晶体管；所述第一晶体管的第一端连接所述输入信号端，所述第一晶体管的第二端连接所述第一节点，所述第一晶体管的栅极连接所述输入信号端。可选的，所述第一控制模块包括：第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管；所述第二晶体管的第一端连接所述第一时钟信号端，所述第二晶体管的第二端连接所述第三晶体管的栅极，所述第二晶体管的栅极连接所述第一时钟信号端；所述第三晶体管的第一端连接所述第一时钟信号端，所述第三晶体管的第二端连接所述第二节点，所述第三晶体管的栅极连接所述第四晶体管的第一端；所述第四晶体管的第一端连接所述第五晶体管的第二端，所述第四晶体管的第二端连接所述第一电平端，所述第四晶体管的栅极连接所述第一节点；所述第五晶体管的第一端连接所述第二时钟信号端，所述第五晶体管的第二端连接所述第六晶体管的栅极，所述第五晶体管的栅极连接所述第二时钟信号端；所述第六晶体管的第一端连接所述第二时钟信号端，所述第六晶体管的第二端连接所述第二节点；所述第七晶体管的第一端连接所述第二节点，所述第七晶体管的第二端连接所述第一电平端；所述第七晶体管的栅极连接所述第一节点。可选的，所述第二控制模块包括：第八晶体管；所述第八晶体管的第一端连接所述输出信号端，所述第八晶体管的第二端连接所述第一电平端；所述第八晶体管的栅极连接所述第三时钟信号端。可选的，所述第三控制模块包括：第九晶体管和第十晶体管；所述第九晶体管的第一端连接所述第一节点，所述第九晶体管的第二端连接所述第一电平端；所述第九晶体管的栅极连接所述第二节点；所述第十晶体管的第一端连接所述输出信号端，所述第十晶体管的第二端连接所述第一电平端；所述第十晶体管的栅极连接所述第二节点。可选的，所述复位模块包括：第十一晶体管和第十二晶体管；所述第十一晶体管的第一端连接所述第一节点，所述第十一晶体管的第二端连接所述第一电平端；所述第十一晶体管的栅极连接所述复位信号端；所述第十二晶体管的第一端连接所述输出信号端，所述第十二晶体管的第二端连接所述第一电平端；所述第十二晶体管的栅极连接所述复位信号端。可选的，所述输出模块包括：第十三晶体管；所述第十三晶体管的第一端连接所述第四时钟信号端，所述第十三晶体管的第二端连接所述输出信号端，所述第十三晶体管的栅极连接所述第一节点。可选的，所述储能模块包括：电容；所述电容的第一极连接所述第一节点，所述电容的第二极连接所述输出信号端。可选的，各个晶体管均为N型晶体管或各个晶体管均为P型晶体管。第二方面，提供一种GOA单元的驱动方法，包括：第一阶段，输入模块在输入信号端的输入信号的控制下将第一节点的电压与所述输入信号端的电压拉齐；储能模块存储所述第一节点的电压；第二阶段，输出模块在所述第一节点的电压的控制下将第四时钟信号在输出信号端输出；所述储能模块使所述第一节点的电压与所述输出信号端的电压发生等电压变化；第三阶段，复位模块在复位信号端的复位信号的控制下将所述第一节点和所述输出信号端的电压与第一电平端的电压拉齐；第四阶段，第一控制模块在第一时钟信号端的第一时钟信号以及所述第一节点的电压的控制下将第二节点的电压与本文档来自技高网...

【技术保护点】
一种GOA单元，其特征在于，包括：输入模块、第一控制模块、第二控制模块、第三控制模块、复位模块、输出模块和储能模块；所述输入模块连接输入信号端和第一节点，用于在所述输入信号端的输入信号的控制下将所述第一节点的电压与所述输入信号端的电压拉齐；所述第一控制模块连接所述第一节点、第一电平端、第二节点、第一时钟信号端和第二时钟信号端，用于在所述第一时钟信号端的第一时钟信号、所述第二时钟信号端的第二时钟信号以及所述第一节点的电压的控制下将所述第二节点的电压与所述第一电平端或所述第一时钟信号端或所述第二时钟信号端的电压拉齐；所述第二控制模块连接第三时钟信号端、输出信号端和所述第一电平端，用于在所述第三时钟信号端的第三时钟信号的控制下将所述输出信号端的电压与所述第一点电平端的电压拉齐；所述第三控制模块连接所述第一节点、所述第二节点、所述第一电平端和所述输出信号端，用于在所述第二节点的电压的控制下将所述第一节点和所述输出信号端的电压与所述第一电平端的电压拉齐；所述复位模块连接所述第一电平端、所述第一节点、所述输出信号端和复位信号端，用于在所述复位信号端的复位信号的控制下将所述第一节点和所述输出信号端的电压与所述第一电平端的电压拉齐；所述输出模块连接第四时钟信号端、所述输出信号端和所述第一节点，用于在所述第一节点的电压的控制下将所述第四时钟信号端的第四时钟信号在所述输出信号端输出；储能模块连接所述第一节点和所述输出信号端，用于存储所述第一节点的电压，以及使所述第一节点的电压与所述输出信号端的电压发生等电压变化。...

【技术特征摘要】
1.一种GOA单元，其特征在于，包括：输入模块、第一控制模块、
第二控制模块、第三控制模块、复位模块、输出模块和储能模块；
所述输入模块连接输入信号端和第一节点，用于在所述输入信号
端的输入信号的控制下将所述第一节点的电压与所述输入信号端的电
压拉齐；
所述第一控制模块连接所述第一节点、第一电平端、第二节点、
第一时钟信号端和第二时钟信号端，用于在所述第一时钟信号端的第
一时钟信号、所述第二时钟信号端的第二时钟信号以及所述第一节点
的电压的控制下将所述第二节点的电压与所述第一电平端或所述第一
时钟信号端或所述第二时钟信号端的电压拉齐；
所述第二控制模块连接第三时钟信号端、输出信号端和所述第一
电平端，用于在所述第三时钟信号端的第三时钟信号的控制下将所述
输出信号端的电压与所述第一点电平端的电压拉齐；
所述第三控制模块连接所述第一节点、所述第二节点、所述第一
电平端和所述输出信号端，用于在所述第二节点的电压的控制下将所
述第一节点和所述输出信号端的电压与所述第一电平端的电压拉齐；
所述复位模块连接所述第一电平端、所述第一节点、所述输出信
号端和复位信号端，用于在所述复位信号端的复位信号的控制下将所
述第一节点和所述输出信号端的电压与所述第一电平端的电压拉齐；
所述输出模块连接第四时钟信号端、所述输出信号端和所述第一
节点，用于在所述第一节点的电压的控制下将所述第四时钟信号端的
第四时钟信号在所述输出信号端输出；
储能模块连接所述第一节点和所述输出信号端，用于存储所述第
一节点的电压，以及使所述第一节点的电压与所述输出信号端的电压
发生等电压变化。
2.根据权利要求1所述的GOA单元，其特征在于，所述输入模块
包括：第一晶体管；
所述第一晶体管的第一端连接所述输入信号端，所述第一晶体管
的第二端连接所述第一节点，所述第一晶体管的栅极连接所述输入信
号端。
3.根据权利要求1所述的GOA单元，其特征在于，所述第一控制
模块包括：第二晶体管、第三晶体管、第四晶体管、第五晶体管、第
六晶体管和第七晶体管；
所述第二晶体管的第一端连接所述第一时钟信号端，所述第二晶
体管的第二端连接所述第三晶体管的栅极，所述第二晶体管的栅极连
接所述第一时钟信号端；
所述第三晶体管的第一端连接所述第一时钟信号端，所述第三晶
体管的第二端连接所述第二节点，所述第三晶体管的栅极连接所述第
四晶体管的第一端；
所述第四晶体管的第一端连接所述第五晶体管的第二端，所述第
四晶体管的第二端连接所述第一电平端，所述第四晶体管的栅极连接
所述第一节点；
所述第五晶体管的第一端连接所述第二时钟信号端，所述第五晶
体管的第二端连接所述第六晶体管的栅极，所述第五晶体管的栅极连
接所述第二时钟信号端；
所述第六晶体管的第一端连接所述第二时钟信号端，所述第六晶
体管的第二端连接所述第二节点；
所述第七晶体管的第一端连接所述第二节点，所述第七晶体管的
第二端连接所述第一电平端；所述第七晶体管的栅极连接所述第一节
点。
4.根据权利要求1所述的GOA单元，其特征在于，所述第二控制
模块包括：第八晶体管；
所述第八晶体管的第一端连接所述输出信号端，所述第八晶体管
的第二端连接所述第一电平端；所述第八晶体管的栅极连接所述第三
时钟信号端。
5.根据权利要求1所述的GOA单元，其特征在于，所述第三控制
模块包括：第九晶体管和第十晶体管；
所述第九晶体管的第一端连接所述第一节点，所述第九晶体管的
第二端连接所述第一电平端；所述第九晶...

【专利技术属性】
技术研发人员：缪应蒙，高玉杰，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11