本发明专利技术公开了一种电平转换电路，第一晶体管的第一极与分压电路中点连接；所述分压电路一端输入正电源电压，所述分压电路另一端与第二晶体管的第二极连接；所述第一晶体管的第二极通过上拉电阻输入所述正电源电压；所述第一晶体管的第三极接地；所述第一晶体管的第三极与调整支路一端连接；所述第二晶体管的第一极与第二调整电阻一端连接，所述第二调整电阻另一端、调整支路另一端输入负电平信号或者高阻态；所述第二晶体管的第三极输入负电源电压；第三调整电阻一端并联接入所述第二调整电阻与所述第二晶体管的第一极之间，所述第三调整电阻另一端与所述第二晶体管的第三极连接。本发明专利技术电路结构简单，无需比较器和基准电压，降低了电路成本。
【技术实现步骤摘要】
本专利技术涉及电子电路系统，特别是一种电平转换电路。
技术介绍
在现代电子电路系统中，一般包含正负15VDC，正负24VDC、5VDC、3.3VDC等多种供电电源。为了进一步提高系统的可靠性，系统需要监控其供电电源的工作状态。因此，各供电电源需提供自身的故障信号给控制系统。对于正电压输出的电源，其故障信号为正电平信号，如图1所不，信号传递比较容易，目前有许多逻辑芯片都能实现电平的转换，达到信号传输的目的。而对于负电压输出的电源，其故障信号为负电平信号，如图2所示，需将负电平信号转换为正电平信号才能传递到系统，市面上没有将负电平转换成正电平的逻辑芯片。目前一般采用正电压供电的比较器对负电压进行监控，得到正电平的故障信号，实现电平转换。如图3所示，VCC为正供电电压，Vref为基准电压，-15V为需监控的负电源电压，OUT为正电平的故障信号。这种结构需比较器、基准电压，实现较为复杂，成本也较高。
技术实现思路
本专利技术所要解决的技术问题是，针对现有技术不足，提供一种电平转换电路，实现将负电平信号转换成正电平信号的同时，简化电路结构，降低电路成本。为解决上述技术问题，本专利技术所采用的技术方案是:一种电平转换电路，包括第一晶体管和第二晶体管；所述第一晶体管的第一极与分压电路中点连接；所述分压电路一端输入正电源电压，所述分压电路另一端与所述第二晶体管的第二极连接；所述第一晶体管的第二极通过上拉电阻输入所述正电源电压，且所述第一晶体管的第二极输出正电平信号；所述第一晶体管的第三极接地；所述第一晶体管的第三极与调整支路一端连接；所述第二晶体管的第一极、调整支路另一端输入负电平信号或者高阻态；所述第二晶体管的第三极输入负电源电压；第三调整电阻一端与所述第二晶体管的第一极连接，所述第三调整电阻另一端与所述第二晶体管的第三极连接。所述第一晶体管第三极与二极管阴极连接，所述二极管阳极与所述第一晶体管第一极连接。二极管用来箝位第一晶体管第一极的电压，从而保护第一晶体管；二极管接入使得分压电路的电阻取值更加灵活，更易实现。所述第二晶体管的第一极与第二调整电阻一端连接，所述第二调整电阻另一端输入负电平信号或者高阻态；所述第三调整电阻一端连接在所述第二调整电路与所述第二晶体管的第一极连接点上。第二调整电阻的接入使得在晶体管采用三极管的场合，对三极管的基极电流限流；同时加入该电阻，使得电平转换适用的负电压范围更宽。与现有技术相比，本专利技术所具有的有益效果为:本专利技术能将负电平信号转换成正电平信号，且电路结构简单，无需比较器和基准电压，降低了电路成本。【附图说明】图1为正电压输出电源的故障信号传递示意图； 图2为负电压输出电源的故障信号传递示意图； 图3为负输出电压采用比较器实现的电平转换电路图； 图4为本专利技术实施例一电路原理图； 图5为本专利技术实施例二电路原理图； 图6为本专利技术实施例三电路原理图。【具体实施方式】如图4所示，本专利技术实施例一包括第一三极管VI和第二三极管V3 ;所述第一三极管VI的基极接入第一分压电阻R2和第二分压电阻R3之间(第一分压电阻R2和第二分压电阻R3串联成分压电路)；第一分压电阻R2 —端输入正电源电压(15V电平)，第二分压电阻R3 —端与所述第二三极管V3的集电极连接；所述第一三极管VI的集电极通过上拉电阻R1输入所述正电源电压(15V电平),且所述第一三极管VI的集电极输出正电平信号OUT ；所述第一三极管VI的发射极接地GND (0V);所述第一三极管VI的发射极与第一调整电阻R4 —端连接；所述第二三极管V3的基极与第二调整电阻R5 —端连接，所述第二调整电阻55另一端、第一调整电阻R4另一端输入负电平信号或者高阻态IN ;所述第二三极管V3的发射极输入负电源电压(-15V电平)；第三调整电阻R6 —端并联接入所述第二调整电阻R5与所述第二三极管V3的基极之间，所述第三调整电阻R6另一端与所述第二三极管V3的发射极连接；第一三极管VI发射极与二极管V2阴极连接，所述二极管V2阳极与所述第一三极管VI基极连接。本实施例工作原理如下: IN输入为负电平信号(-15V)时，第二三极管V3截止，第一三极管VI导通，OUT输出为低电平(0V);IN为高阻态时，第二三极管V3因第三调整电阻R6的偏置而导通(调整R4、R5、R6的值使得V3处于饱和导通状态)，通过R2、R3的分压使得VI截止(二极管V2用来箝位三极管VI基极的电压)，OUT输出高电平(15V)。如图5所示，本专利技术实施例二包括第一 M0S管VI和第二 M0S管V3 ;所述第一 M0S管VI的门极接入第一分压电阻R2和第二分压电阻R3之间(第一分压电阻R2和第二分压电阻R3串联成分压电路)；第一分压电阻R2 —端输入正电源电压(15V电平)，第二分压电阻R3 —端与所述第二 M0S管V3的漏极连接；所述第一 M0S管VI的漏极通过上拉电阻R1输入所述正电源电压(15V电平)，且所述第一 M0S管VI的漏极输出正电平信号OUT ;所述第一 M0S管VI的源极接地GND (0V);所述第一 M0S管VI的源极与第一调整电阻R4 —端连接；所述第二 M0S管V3的门极与第一调整电阻R4另一端连接；所述第二 M0S管V3的门极输入负电平信号或者高阻态IN ;所述第二 M0S管V3的源极输入负电源电压(-15V电平);第二调整电阻R5 —端并联接入所述第一调整电阻R4与所述第二 M0S管V3的门极之间，所述第二调整电阻R5另一端与所述第二 M0S管V3的源极连接。本实施例工作原理如下: IN输入为负电平信号(-15V)时，第二 M0S管V3截止，第一 M0S管VI导通，OUT输出为低电平(0V) ；IN为高阻态时，第二 M0S管V3因第二调整电阻R5的偏置而导通(调整R4、R5的值使得V3处于饱和导通状态)，通过R2、R3的分压使得VI截止，OUT输出高电平(15V)。如图6所示，本专利技术实施例三包括第一 M0S管VI和第二 M0S管V3 ;所述第一 M0S管VI的门极接入第一分压电阻R2和第二分压电阻R3之间(第一分压电阻R2和第二分压电阻R3串联成分压电路)；第一分压电阻R2 —端输入正电源电压(15V电平)，第二分压电阻R3 —端与所述第二 M0S管V3的漏极连接；所述第一 M0S管VI的漏极通过上拉电阻R1输入所述正电源电压(15V电平)，且所述第一 M0S管VI的漏极输出正电平信号OUT ;所述第一 M0S管VI的源极接地GND (0V);所述第一 M0S管VI的源极与二极管V2 —端连接；所述第二 M0S管V3的门极与二极管V2另一端连接；所述第二 M0S管V3的门极输入负电平信号或者高阻态IN ;所述第二 M0S管V3的源极输入负电源电压(-15V电平)；调整电阻R5 —端并联接入所述二极管V2与所述第二 M0S管V3的门极之间，所述调整电阻R5另一端与所述第二 M0S管V3的源极连接。本实施例工作原理如下: IN输入为负电平信号(-15V)时，第二 M0S管V3截止，第一 M0S管VI导通，OUT输出为低电平(0V) ;IN为高阻态时，二极管V2导通，第二 M0S管因R5的偏置而导通，通过R2、R3的分压使得VI截止本文档来自技高网...
【技术保护点】
一种电平转换电路，其特征在于，包括第一晶体管和第二晶体管；所述第一晶体管的第一极与分压电路中点连接；所述分压电路一端输入正电源电压，所述分压电路另一端与所述第二晶体管的第二极连接；所述第一晶体管的第二极通过上拉电阻输入所述正电源电压，且所述第一晶体管的第二极输出正电平信号；所述第一晶体管的第三极接地；所述第一晶体管的第三极与调整支路一端连接；所述第二晶体管的第一极、调整支路另一端输入负电平信号或者高阻态；所述第二晶体管的第三极输入负电源电压；第三调整电阻一端与所述第二晶体管的第一极连接，所述第三调整电阻另一端与所述第二晶体管的第三极连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：谭红林，陈修林，王富光，曾宏，
申请(专利权)人：南车株洲电力机车研究所有限公司，
类型：发明
国别省市：湖南;43
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。