栅极驱动电路和使用栅极驱动电路的液晶显示器制造技术

技术编号:13112153 阅读:97 留言:0更新日期:2016-03-31 18:03
一种栅极驱动电路,其包含数个GOA电路单元。每一级GOA电路单元包含锁存模块,用来锁存所述第一控制节点的电平。所述锁存模块包含第一晶体管和第二晶体管。因为锁存模块的第一晶体管和第二晶体管不仅能将第一控制节点的电压锁存在高电平,同时因为晶体管在第一控制节点和高电平的第一固定电压之间形成直流通路,因此第一控制节点的电压不会因漏电而降低。因此本发明专利技术解决现有技术采用电容的GOA电路单元容易发生漏电的技术问题,具有提升GOA电路单元输出扫描信号稳定性的有益效果。

【技术实现步骤摘要】

本专利技术是有关于一种液晶显示器,尤指一种使用栅极驱动(Gate driver onarray,GOA)电路的液晶显示器。
技术介绍
GOA电路是利用薄膜晶体管液晶显示器Array制程将栅极驱动器制作在具有薄膜晶体管(Thin film transistor,TFT)阵列的基板上,以实现逐行扫描的驱动方式。GOA电路包含数个GOA电路单元。传统的GOA电路单元通过控制输出晶体管的栅极电压(亦即Q点电压)来输出扫描信号。为了确保该输出晶体管能准确地由漏极导通高电平的信号脉冲至源极,以形成扫描信号脉冲,现有技术是对该输出晶体管预充电,使得该Q点电压在该输出晶体管导通该高电平的信号之前就先充电至高电平。为了让该Q点电压维持在高电平至少两个时钟脉冲的时间,现有技术是利用电容来存储Q点电压。但是该电容仍电性连接GOA电路单元内的其它晶体管,因此会导致存储于该电容的电荷经由其它晶体管流出,导致漏电。这会造成Q点电压下降,使得该输出晶体管无法完全开启,导致该输出晶体管无法完全导通该高电平的信号而形成不完整的扫描信号脉冲。因此有必要对现有技术采用电容存储Q点电压的方式进行改良,以避免Q点漏电的现象。
技术实现思路
有鉴于此,本专利技术的目的是提供一种栅极驱动电路和使用栅极驱动电路的液晶显示器,以解决现有技术的问题。本专利技术的技术方案提供一种栅极驱动电路,其包含数个GOA电路单元,数个所述GOA电路单元以串联的方式耦接,每一级GOA电路单元用来依据前两级GOA电路单元输出的扫描信号、第一时钟信号以及第二时钟信号,在输出端输出扫描信号。每一级GOA电路单元包含:输入控制模块,用来于接收所述前两级GOA电路单元输出的扫描信号时导通;锁存模块,电性连接所述输入控制模块和第一控制节点,用来锁存所述第一控制节点的电平;输出控制模块,电性连接所述第一控制节点,用来依据施加于所述第一控制节点的电压,控制输出的所述扫描信号;稳压模块,电性连接所述锁存模块,用来防止漏电;上拉模块,电性连接第二控制节点,用来于接收所述第二时钟信号时,使得所述第二控制节点处于高电平;及下拉维持模块,电性连接所述输入控制模块、所述锁存模块、所述输出控制模块、所述上拉模块和所述稳压模块,用来维持所述第二控制节点在非扫描期间的低电平,以及维持所述扫描信号的低电平。所述锁存模块包含:第一晶体管,其第一控制端电性连接所述输入控制模块,其第一输入端电性连接第一固定电压,其第一输出端电性连接所述第一控制节点;以及第二晶体管,其第二控制端和第二输出端皆电性连接所述第一控制节点,其第二输入端电性连接所述输入控制模块。依据本专利技术的实施例,所述稳压模块包含第三晶体管,其第三控制极电性连接所述第一固定电压,其第三输入极电性连接所述第一晶体管的第一控制极,其第三输出极电性连接所述第二控制节点。依据本专利技术的实施例,所述上拉模块包含第四晶体管,其第四控制极电性连接所述第二时钟信号,其第四输入极电性连接所述第一固定电压,其第四输出极电性连接所述第二控制节点。依据本专利技术的实施例,所述下拉维持模块包含:第五晶体管,其第五控制极电性连接所述第二时钟信号,其第五输入极电性连接所述第三晶体管的第三输出极,其第五输出极电性连接所述第二固定电压;第六晶体管,其第六控制极电性连接所述第三晶体管的第三输出极,其第六输入极电性连接所述第二控制节点,其第六输出极电性连接所述第二固定电压;第七晶体管,其第七控制极电性连接所述第二控制节点,其第七输入极电性连接所述第一控制节点,其第七输出极电性连接所述第二固定电压;第八晶体管,其第八控制极电性连接所述第二控制节点,其第八输入极电性连接所述输出端,其第八输出极电性连接所述第二固定电压;及电容,其两端电性连接所述第二控制节点和所述第二固定电压。依据本专利技术的实施例,每一晶体管皆为N型金氧半导体晶体管,所述第一固定电压为高电平,所述第二固定电压为低电平。依据本专利技术的实施例,每一晶体管皆为P型金氧半导体晶体管,所述第一固定电压为低电平,所述第二固定电压为高电平。依据本专利技术的实施例,所述输入控制模块包含第九晶体管,其第九控制极和第九输入极电性连接所述前两级GOA电路单元输出的扫描信号,其第九输出极电性连接所述第一晶体管的第一控制极。依据本专利技术的实施例,所述输出控制模块包含第十晶体管,其第十控制极电性连接所述第一控制节点,其第十输入极电性连接所述第一时钟信号,其第十输出极电性连接所述输出端。依据本专利技术的实施例,所述第一时钟信号的脉冲和所述第二时钟信号的脉冲互不重叠。本专利技术的技术方案又提供一种液晶显示器包含源极驱动器以及如上述的栅极驱动电路,所述栅极驱动电路输出扫描信号使得数个所述晶体管开启,同时所述源极驱动器输出对应的数据信号至数个所述像素单元使其显示灰阶。相较于现有技术,本专利技术的GOA电路单元利用锁存模块取代电容。因为锁存模块的第一晶体管和第二晶体管不仅能将第一控制节点的电压锁存在高电平,同时因为晶体管在第一控制节点和高电平的第一固定电压之间形成直流通路,因此第一控制节点的电压不会因漏电而降低。因此本专利技术解决现有技术采用电容的GOA电路单元容易发生漏电的技术问题,具有提升GOA电路单元输出扫描信号稳定性的有益效果。为了能更进一步了解本专利技术的特征以及
技术实现思路
,请参阅以下有关本专利技术的详细说明与附图,然而附图仅提供参考与说明用,并非用来对本专利技术加以限制。【附图说明】图1是本专利技术的液晶显示器的功能方块图。图2是本专利技术第一实施例的GOA电路单元的电路图。图3是图2所示各种输入信号、输出信号和节点电压的时序图。图4是本专利技术第二实施例的GOA电路单元的电路图。【具体实施方式】请参阅图1,图1是本专利技术的液晶显示器10的功能方块图。液晶显示器10包含玻璃基板14、时序控制器30以及源极驱动器(source driver) 16。玻璃基板14上设置数个呈矩阵排列的像素(pixel)和栅极驱动(GOA)电路12,而每一个像素包含三个分别代表红绿蓝(RGB)三原色的像素单元20构成。时序控制器30用来产生时钟信号CK1-CK4以及起始信号STV1、STV2 AOA电路12每隔一固定间隔输出扫描信号使得每一行的晶体管22依序开启,同时源极驱动器16则输出对应的数据信号至一整列的像素单元20使其充电到各自所需的电压,以显示不同的灰阶。当同一行充电完毕后,GOA电路12便将该行的扫描信号关闭,然后GOA电路12再输出扫描信号将下一行的晶体管22打开,再由源极驱动器16对下一行的像素单元20进行充放电。如此依序下去,直到所有像素单元20都充电完成,再从第一行开始充电。以一个1024 X 768分辨率的液晶显示器10以及60Hz的更新频率为例,共需要1024 X 768X 3个像素单元20组合而成,每一个画面的显示时间约为1/60 =16.67ms。图1所示的GOA电路12控制包含N个GOA电路单元SR(I)、…、SR(N),N等于768。请参阅图1和图2,图2是本专利技术第一实施例的GOA电路单元SR (η)的电路图。为了让液晶显示器10两边的非显示区(也就是玻璃基板14放置GOA电路12的区域)变窄,玻璃基板14的两侧都有设置GOA电路12Χ0Α电路12包含数个串接(cascade-connec本文档来自技高网
...
栅极驱动电路和使用栅极驱动电路的液晶显示器

【技术保护点】
一种栅极驱动电路,其包含:数个GOA电路单元,数个所述GOA电路单元以串联的方式耦接,每一级GOA电路单元用来依据前两级GOA电路单元输出的扫描信号、第一时钟信号以及第二时钟信号,在输出端输出扫描信号,其特征在于,每一级GOA电路单元包含:输入控制模块,用来于接收所述前两级GOA电路单元输出的扫描信号时导通;锁存模块,电性连接所述输入控制模块和第一控制节点,用来锁存所述第一控制节点的电平,其包含:第一晶体管,其第一控制端电性连接所述输入控制模块,其第一输入端电性连接第一固定电压,其第一输出端电性连接所述第一控制节点;以及第二晶体管,其第二控制端和第二输出端皆电性连接所述第一控制节点,其第二输入端电性连接所述输入控制模块;输出控制模块,电性连接所述第一控制节点,用来依据施加于所述第一控制节点的电压,控制输出的所述扫描信号;稳压模块,电性连接所述锁存模块,用来防止漏电;上拉模块,电性连接第二控制节点,用来于接收所述第二时钟信号时,使得所述第二控制节点处于高电平;及下拉维持模块,电性连接所述输入控制模块、所述锁存模块、所述输出控制模块、所述上拉模块和所述稳压模块,用来维持所述第二控制节点在非扫描期间的低电平,以及维持所述扫描信号的低电平。...

【技术特征摘要】

【专利技术属性】
技术研发人员:赵莽陈归
申请(专利权)人:武汉华星光电技术有限公司
类型:发明
国别省市:湖北;42

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1