本实用新型专利技术公开了一种GOA电路及液晶显示器。该GOA电路包括级联的多个GOA单元，第N级GOA单元包括：公共信号点控制模块、栅极信号点控制模块和GAS信号作用模块，其中，公共信号点控制模块用于在All Gate On阶段后上拉公共信号点的电平；栅极信号点控制模块用于在All Gate On阶段后下拉栅极信号点的电平；GAS信号作用模块利用第一和第二GAS信号实现GOA电路的All Gate On功能以及在触控屏扫描期间控制第N级栅极驱动信号的输出。通过上述方式，本实用新型专利技术能够控制栅极信号点在All Gate On阶段后的漏电以减少GOA电路失效的风险，保证GOA电路的正常工作。
【技术实现步骤摘要】
本技术涉及液晶领域，特别是涉及一种G0A电路及液晶显示器。
技术介绍
Gate driver on array，简称G0A，是指利用现有的薄膜晶体管液晶显示器Array制程将栅极驱动(Gate)信号制作在Array基板上，实现对液晶显示器逐行扫描的一项技术。随着手机智能化进程的日益加快，触控屏(TouchPanel，TP)技术尤其是In CellTouch Panel技术得到了进一步发展。其中，In Cell Touch Panel是指利用现有的薄膜晶体管液晶显示器Array制程将触控屏部分的触控焊盘(Pad)制作在Array基板上，实现触控功能。现有的搭配In Cell Touch Panel技术的G0A电路在实现所有栅极驱动信号打开(All Gate On)功能后可能会出现G0A电路功能失效的风险，例如All Gate On后栅极信号点漏电从而导致栅极信号点的电位处于非正常状态，进而导致G0A电路出现失效。另外，在触控屏扫描期间，触控焊盘上会产生扫描信号，该扫描信号会对G0A电路中的栅极驱动信号产生影响，进而影响液晶显示器的正常显示。其中，AllGate On功能是指将G0A电路中的所有栅极驱动信号设置为有效电平以同时对液晶显示器进行扫描，从而清除液晶显示器从黑屏阶段进入黑屏唤醒阶段时每个像素点残存的电荷以解决开机时出现残影的问题。
技术实现思路
本技术主要解决的技术问题是提供一种G0A电路及液晶显示器，能够降低All Gate On后G0A电路失效的风险的同时，消除扫描信号对G0A电路中的栅极驱动信号产生的影响，从而保证G0A电路的正常工作。为解决上述技术问题，本技术采用的一个技术方案是:提供一种G0A电路，用于液晶显示器，该G0A电路包括级联的多个G0A单元，其中，第N级G0A单元包括:正反扫描模块、输出控制模块、下拉模块、公共信号点控制模块、栅极信号点控制模块和GAS信号作用模块;正反扫描模块用于利用第一驱动信号和第二驱动信号控制G0A电路的正向扫描或反向扫描;输出控制模块用于在第N级G0A单元的作用期间控制第N级栅极驱动信号的输出；下拉模块用于在第N级G0A单元的非作用期间下拉第N级栅极驱动信号的电平以及在触控屏扫描期间控制第N级栅极驱动信号的输出；公共信号点控制模块用于在所有栅极驱动信号打开功能阶段下拉公共信号点的电平、在进入黑屏唤醒阶段上拉公共信号点的电平以及在第N级G0A单元的作用期间控制公共信号点的电平;栅极信号点控制模块用于在第N级G0A单元的作用期间控制栅极信号点的电平以及在进入黑屏唤醒阶段下拉栅极信号点的电平;GAS信号作用模块用于利用第一 GAS信号和第二 GAS信号实现G0A电路的所有栅极驱动信号打开功能以及在触控屏扫描期间控制第N级栅极驱动信号的输出。其中，正反扫描模块包括第一晶体管和第二晶体管，第一晶体管的栅极与第N-2级栅极驱动信号连接，第一晶体管的漏极与第一驱动信号连接，第一晶体管的源极与栅极信号点连接，第二晶体管的栅极与第N+2级栅极驱动信号连接，第二晶体管的漏极与第二驱动信号连接，第二晶体管的源极与栅极信号点连接;输出控制模块包括第三晶体管和第一电容，第三晶体管的栅极分别与第一电容的一端和栅极信号点连接，第三晶体管的源极与第一电容的另一端和第N级栅极驱动信号连接，第三晶体管的漏极与第一控制时钟连接;下拉模块包括第四晶体管，第四晶体管的栅极与公共信号点连接，第四晶体管的源极与负压恒压信号连接，第四晶体管的漏极与第N级栅极驱动信号连接;公共信号点控制模块包括第五晶体管、第六晶体管、第七晶体管和第八晶体管，第五晶体管的栅极与漏极连接后与复位信号连接，第五晶体管的源极与公共信号点连接，第六晶体管的栅极与栅极信号点连接，第六晶体管的源极与第二控制时钟连接，第六晶体管的漏极与公共信号点连接，第七晶体管的栅极与第二控制时钟连接，第七晶体管的源极与公共信号点连接，第七晶体管的漏极与正压恒压信号连接，第八晶体管的栅极与第一 GAS信号连接，第八晶体管的源极与负压恒压信号连接，第八晶体管的漏极与公共信号点连接;栅极信号点控制模块包括第九晶体管、第十晶体管和第十一晶体管，第九晶体管的栅极与第一控制时钟连接，第九晶体管的源极与第十晶体管的漏极连接，第九晶体管的漏极与栅极信号点连接，第十晶体管的栅极与公共信号点连接，第十晶体管的源极与负压恒压信号连接，第十一晶体管的栅极与第五晶体管的栅极连接，第十一晶体管的源极与负压恒压信号连接，第十一晶体管的漏极与栅极信号点连接;GAS信号作用单元包括第十二晶体管和第十三晶体管，第十二晶体管的栅极和源极连接后接收第一GAS信号，第十二晶体管的漏极与第N级栅极驱动信号连接，第十三晶体管的栅极接收第二 GAS信号，第十三晶体管的源极与负压恒压信号连接，第十三晶体管的漏极与第N级栅极驱动信号连接。其中，电路进一步包括第一漏电控制模块，用于在第N级G0A单元的作用期间减少栅极信号点的漏电；其中，第一漏电控制模块包括第十四晶体管，第十四晶体管串接于第九晶体管的漏极和第三晶体管的栅极之间，第十四晶体管的栅极与正压恒压信号连接，第十四晶体管的源极与第三晶体管的栅极连接，第十四晶体管的漏极与第九晶体管的漏极连接。其中，电路进一步包括第二漏电控制模块，用于减少触控屏扫描期间栅极信号点的漏电；其中，第二漏电控制模块包括第十五晶体管和第十六晶体管，第十五晶体管的栅极与第一驱动信号连接，第十六晶体管的栅极与第二驱动信号连接，第十五晶体管的源极与第十六晶体管的源极连接后与第九晶体管的漏极连接，第十五晶体管的漏极与第十六晶体管的漏极连接后与第一晶体管的源极连接。其中，电路进一步包括公共信号点辅助控制模块，用于在第N级G0A单元的作用期间辅助公共信号点控制模块控制公共信号点的电平;其中，公共信号点辅助控制模块串接于第二控制时钟和第六晶体管的源极之间，公共信号点辅助控制模块包括第十七晶体管和第十八晶体管，第十七晶体管的栅极与第一驱动信号连接，第十八晶体管的栅极与第二驱动信号连接，第十七晶体管和第十八晶体管的源极与第六晶体管的源极连接，第十七晶体管和第十八晶体管的漏极与第二控制时钟连接。其中，G0A电路接收第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号，其中，第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号在G0A电路的作用周期依次分时有效;GOA电路包括奇数级的GOA单元级联形成的第一 GOA子电路和偶数级的GOA单元级联形成的第二G0A子电路;在第一G0A子电路中，第一时钟信号和第三时钟信号隔行交替输入到第一控制时钟和第二控制时钟;在第二G0A子电路中，第二时钟信号和第四时钟信号隔行交替输入到第一控制时钟和第二控制时钟。其中，在触控屏扫描阶段，第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号和负压恒压信号输出扫描脉冲信号。其中，在液晶显示器的黑屏阶段，第一GAS信号为高电平信号，第二GAS信号为低电平信号。其中，液晶显示器的黑屏阶段包括触控检测阶段和所有栅极驱动信号打开功能阶段，其中，在触控检测阶段，第一GAS信号为低电平信号，第二GAS信当前第1页1 2 3 4 本文档来自技高网...
【技术保护点】
一种GOA电路，用于液晶显示器，其特征在于，所述GOA电路包括级联的多个GOA单元，其中，第N级GOA单元包括：正反扫描模块、输出控制模块、下拉模块、公共信号点控制模块、栅极信号点控制模块和GAS信号作用模块；所述正反扫描模块用于利用第一驱动信号和第二驱动信号控制所述GOA电路的正向扫描或反向扫描；所述输出控制模块用于在第N级GOA单元的作用期间控制第N级栅极驱动信号的输出；所述下拉模块用于在第N级GOA单元的非作用期间下拉所述第N级栅极驱动信号的电平以及在触控屏扫描期间控制所述第N级栅极驱动信号的输出；所述公共信号点控制模块用于在所有栅极驱动信号打开功能阶段下拉公共信号点的电平、在进入黑屏唤醒阶段上拉所述公共信号点的电平以及在第N级GOA单元的作用期间控制所述公共信号点的电平；所述栅极信号点控制模块用于在第N级GOA单元的作用期间控制栅极信号点的电平以及在进入所述黑屏唤醒阶段下拉所述栅极信号点的电平；所述GAS信号作用模块用于利用第一GAS信号和第二GAS信号实现所述GOA电路的所有栅极驱动信号打开功能以及在所述触控屏扫描期间控制所述第N级栅极驱动信号的输出。
【技术特征摘要】
【专利技术属性】
技术研发人员：肖军城，颜尧，戴荣磊，曹尚操，
申请(专利权)人：武汉华星光电技术有限公司，
类型：新型
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。