具有主DAC反馈延迟的量化噪声耦合Δ-ΣADC制造技术

技术编号:13062474 阅读:66 留言:0更新日期:2016-03-24 01:28
本发明专利技术涉及一种Δ-Σ调制器,所述Δ-Σ调制器具有:第一求和点,其从输入信号减去第一反馈信号且将结果转发到转移函数;第二求和点,其将来自所述转移函数的输出信号添加到所述输入信号且减去第二反馈信号;第一积分器,其从所述第二求和点接收输出信号;量化器,其从所述积分器接收输出信号且产生输出位流;及数/模转换器,其接收所述位流,其中所述第一及第二反馈信号是由单样本延迟的来自所述数/模转换器的输出信号。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】具有主DAC反馈延迟的量化噪声輔合A-IADC 巧关申请案 本申请案主张2013年6月12日申请的共同拥有的第61/834, 207号美国临时专 利申请案的优先权;且所述临时专利申请案特此为了所有目的W引用的方式并入本文中。
本专利技术设及A-S调制器,尤其设及量化噪声禪合A-SADC。
技术介绍
在I邸EJSSC论文参考("具有1. 9MHzBW及-98地T皿的 8.ImW、82地A-XADC(An 8.ImW, 82地Delta-SigmaADCwith1.9MHzBWand-98地T皿),作者K.Lee、M.R-Miller 及G.C.Temes")中,介绍具有量化噪声禪合(QNC)的A-X模/数转换器(ADC)。量化噪 声禪合为主要用在数字域中的截断误差反馈的模拟域换位。其思想是由ADC的量化器产生 的量化噪声误差被记忆及反馈到量化器输入,使得此误差被积分到下一个样本处理。图1 展示如何实现此种情况的相应实例的框图。举例来说,图1展示通过将模拟样本与实际经 转换的数字样本的相应值相减且将其存储用于下一个样本(其中从输入值减去此误差)而 处理模拟样本与实际经转换的数字样本之间的差。运就导致用在数字滤波中的截断误差反 馈换位到模拟域。因此,量化误差存储在存储器中,W便不丢失任何信息且确保将此信息恰 当地积分到下一个样本。运进一步意味着对量化噪声的噪声整形且因此意味着更好的信号 对量化噪声比(SNQR)。导致好得多的信号对量化噪声比的原因是由量化器产生的误差没有 在每一样本处丢失,而是在每一样本处被重新积分到信号W量化。表1展示取决于经选择 的过采样率(OSR)的常规X-AADC与使用量化噪声禪合(QNC)的经改进X-AADC之间的 差异。 已在前述的参考文章中描述此量化噪声禪合的实施方案,且所述实施方案使用前 馈求和放大器(经常在A-XADC中使用前馈求和放大器W提供低失真转移函数)。通过 在放大器的反馈上添加处于兵鸟模式的多个电容器,且通过添加相位来控制运些电容器, 实现量化误差反馈。此实施方案需要额外电容器及控制相位W及额外数/模转换器值AC) (在此额外DAC的输入处的信号具有额外延迟)(参见参考文章的图2)。 此实施方案可为繁琐的且不适于需要两个相位来处理DAC输出的DAC实施方案 (如在共同拥有的第7, 102, 558号美国专利中所描述的5级DAC,所述专利特此为了所有 目的W引用的方式并入本文中)。图8展示根据第7, 102, 558号美国专利的DAC相关部分 及积分器(其能够产生5个不同的电压电平)的电路图。如图8中所展示,描绘用于五级 反馈数/模转换器值AC)的电容器切换阵列及差分放大器的示意性电路图。所述五级反馈 DAC(通常由数字100表示)包括切换序列,所述切换序列在差分电荷转移的两个相位(预 充电+转移)期间产生五个等间隔的电荷量。因此,五个等距分布的电荷电平可为C*VREF、 C*VREF/2、0、-OVREF/2 及-OVREF。参考电压(VREF=VREFP-VREFM)充电电路通常由数 字102表示,且包括转移参考电容器132a及13化W及开关112、114及116。特定示范性 实施例的剩余部分包括电压输入电容器130a及13化、开关104、106、108及110W及差分 运算放大器150 (其具有反馈采样电容器134a及134b)。开关108a及108b可设及共模操 作,且开关108c可设及差分信号操作。VREFP及VREFM表示在差分参考输入端子处的电压。参考电压VREF= VREFP-VREFM。VINP及VI醒表示在差分输入信号端子处的电压。输入信号电压VIN= VINP-VI醒。转移参考电容器132a及132b可等于C/2。输入采样电容器130a及13化可等 于A*C/2。反馈电容器134a及134b可等于C。输入电压为:VIN=VINP-VI醒,且输出电压 为VOUT=V0UTP-V0UTM。所展示的电路的增益为A。 W11] 在图9a到9e中展示针对运五个电平的切换序列。开关104到116的切换序列 用W获得图8中所说明的特定示范性电路的五个等距分布的电荷电平OVREF、OVREF/2、 0、-C*VR邸/2及-OVREF。"1"逻辑电平描绘在闭合位置中的相应开关,且"0"逻辑电平描 绘在断开位置中的相应开关。图9a到9e进一步说明开关104到116之间的非重叠延迟W 便防止输入之间的短路且确保连接到求和节点的开关总是第一个断开。开关104到116在 时间202与时间204之间全部断开(关闭-逻辑0)。时间202表示转移参考电容器132a 及13化的充电相位的结束,及在输入电容器130a及13化上的经采样VIN电荷。时间204 表示在转移参考电容器132a及13化上的电荷的转移相位的开始。 为实现更好可读性,图2展示根据W上提及的文章的单端实施方案。然而,实际实 施方案将是全差分的。如可见,此实施方案需要额外的数/模转换器值AC)、用于DAC输入 的额外经延迟信号及在求和放大器中的复杂的兵鸟反馈电容器网络,其如所提及的实施起 来繁琐,运是由于其需要额外相位W及在运算放大器的反馈中的许多额外开关。图2展示 所述相位被分成奇数相位与偶数相位。[001引如图2中的电路图及相关联的表中所展示的此常规实施例中,量化发生在相位Pl的末端,量化反馈DAC在下一个相位Pl中采样且在下一个相位P2中转移,具有一个样本延 迟;而主DAC在相同样本的相位P2中采样且在下一个样本的相位Pl中转移,不具有延迟。 因此,此常规概念需要不可取的复杂实施方案。
技术实现思路
因此存在对量化噪声禪合的更简单的实施方案的需要,代价是稍微修改信号转移 函数,如果在A-SADC中使用大过采样率(0SR),那么信号转移函数的修改为非常小的。 根据实施例,A-X调制器可包括:第一求和点,其从输入信号减去第一反馈信号 且将结果转发到转移函数;第二求和点,其将来自所述转移函数的输出信号添加到所述输 入信号且减去第二反馈信号;第一积分器,其从所述第二求和点接收输出信号;量化器,其 从所述积分器接收输出信号且产生输出位流;及数/模转换器,其接收所述位流,其中所述 第一及第二反馈信号是由单样本延迟延迟的来自所述数/模转换器的输出信号。 根据A-S调制器的另一实施例,所述A-S调制器可使用充电相位及转移相位 来操作,且在所述转移相位中执行量化。根据A-S调制器的另一实施例,所述数/模转 换器值AC)可由两个电荷转移DAC来实施,所述两个电荷转移DAC各自经配置W将所产生 的模拟反馈信号延迟一个样本。根据A-X调制器的另一实施例,所述A-X调制器可被 过采样。根据A-X调制器的另一实施例,所述A-X调制器可为n阶、多回路或多位调制 器。根据A-X调制器的另一实施例,所述转移函数可由第二积分器提供,所述第二积分器 产生输出信号,所述输出信号被馈送到第一放大器W经由第二放大器馈送到第=积分器, 其中所述第=积分器的输出信号由第=放大器放大,所述第=放大器的输出信号被添加到 所述第一放大器的输出信号。根据A-X调制器的另一实施例,所述量化器可为n级多位 可变分辨率量化器。根据A-S调本文档来自技高网
...

【技术保护点】
一种Δ‑Σ调制器,其包括:第一求和点,其从输入信号减去第一反馈信号且将结果转发到转移函数;第二求和点,其将来自所述转移函数的输出信号添加到所述输入信号且减去第二反馈信号;第一积分器,其从所述第二求和点接收输出信号;量化器,其从所述积分器接收输出信号且产生输出位流;数/模转换器,其接收所述位流,其中所述第一及第二反馈信号是由单样本延迟延迟的来自所述数/模转换器的输出信号。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:文森特·奎奎姆普瓦费比恩·沃彻
申请(专利权)人:密克罗奇普技术公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1