一种栅极驱动电路单元及栅极驱动电路制造技术

技术编号:13051736 阅读:65 留言:0更新日期:2016-03-23 16:32
本申请公开了一种栅极驱动电路单元及栅极驱动电路,栅极驱动电路单元包括驱动控制模块、驱动模块、低电平维持模块、扫描信号输出端、传递信号输出端。驱动控制模块还包括自举串联单元的设计。本发明专利技术的栅极驱动电路包括N级级联的栅极驱动电路单元。通过本发明专利技术的栅极驱动电路单元,其驱动控制模块根据输入信号控制驱动模块处于充电或放电状态;驱动模块在充电状态时对扫描信号输出端、传递信号输出端进行充电,在放电状态时对其进行放电。在采用自举串联单元的设计中,当晶体管的阈值电压为负时,能抑制驱动控制端的漏电;当晶体管的阈值电压为正时能加快驱动控制端的充电,从而减小输出信号的上升/下降时间,扩大了电路的阈值电压适应范围。

【技术实现步骤摘要】

本申请涉及电子
,具体涉及一种栅极驱动电路单元及栅极驱动电路,尤其涉及平板显示领域的栅极驱动电路单元及栅极驱动电路。
技术介绍
平板显示器(FPD,Flat-Panel-Display)已成为显示技术的主流,近年来正向高帧频、高分辨率、更窄边框的方向发展。集成栅极驱动电路(GateDriveron Array, GOA)是指将平板显示器的栅极驱动电路以薄膜晶体管(TFT,Thin-film transistor)的形式与像素TFT —起制作于显示面板上,与传统的IC (integrated circuit)驱动方式相比,采用GOA不仅可以减少外围驱动芯片的数量及其压封程序、降低成本,而且能使得显示器外围更加纤薄,模组更加紧凑,机械和电学可靠性得以增强。用于G0A的TFT技术主要有非晶硅TFT技术(a-SiTFT)和氧化物TFT技术(OxideTFT)等。基于非晶硅TFT的G0A已经得到了广泛的研究和应用,但是,G0A —方面受限于非晶硅TFT的低迀移率,工作频率很难提升,另一方面电路所占用的面积往往较大,因此越来越难满足高分辨率显示器的需要。氧化物TFT由于具有特性均匀、迀移率高、稳定性较好、制作成本低等优势,成为面向高分辨率显示器的新一代TFT技术,基于氧化物TFT的G0A已得到了初步的研究。但是,由于制造工艺的原因,目前的氧化物TFT往往呈现耗尽型,即晶体管的初始阈值电压为负值,或者当电路受到光照下的电应力后阈值电压产生负向漂移。然而,负的阈值电压往往会导致G0A在工作中产生巨大的漏电,不仅增大了电路功耗,漏电严重时还会导致电路失效。现有的基于耗尽型氧化物TFT的G0A电路,存在结构复杂,功耗较大,成本较高等缺点。在传统的电路中,通常采用两个串联的晶体管来抑制当电路中晶体管的阈值电压为负时驱动控制端Q的漏电,从而使电路能够正常工作。然而,当TFT的阈值电压为正时,由于串联的晶体管导电能力的下降,会使得电路的工作速度变得很慢。因此,传统的G0A电路无法适应较大的阈值电压范围。此外,其它的G0A电路中还存在功耗较高,结构复杂,成本高的缺点。
技术实现思路
根据本专利技术的一方面,提供一种栅极驱动电路单元,其包括驱动控制模块、驱动模块、扫描信号输出端、传递信号输出端。驱动控制模块连接至驱动模块,用于根据输入信号控制驱动模块处于充电或放电状态;驱动模块连接至扫描信号输出端、传递信号输出端,用于在充电状态时对扫描信号输出端、传递信号输出端进行充电,在放电状态时对扫描信号输出端、传递信号输出端进行放电。驱动控制模块包括自举串联单元、第四晶体管、第八晶体管。自举串联单元用于接收输入信号。在一种实施方式中,自举串联单元包括第一晶体管、第二晶体管、第三晶体管。驱动模块包括第五晶体管、第六晶体管、第一电容。栅极驱动电路单元还包括低电平维持模块,低电平维持模块连接至驱动模块、扫描信号输出端、传递信号输出端,用于在栅极驱动电路单元输出一次脉冲信号后,将扫描信号输出端、传递信号输出端维持在低电平。在一种实施方式中,低电平维持模块包括第七晶体管、第九晶体管、第十晶体管、第十一晶体管,还可以包括第十二晶体管。根据本专利技术的第二方面,提供一种栅极驱动电路,包括N级级联的栅极驱动电路单元,N为大于等于1的整数。N级级联的栅极驱动电路单元采用上述任一项的栅极驱动电路单元。第1级至第N级栅极驱动电路单元的高电平端连接至公共高电平线;其第一低电平端连接至第一公共低电平线;其第二低电平端连接至第二公共低电平线;第1级栅极驱动电路单元的脉冲信号输入端连接至初始信号线;第η级栅极驱动电路的脉冲信号输入端连接至第n-Ι级栅极驱动电路的传递信号输出端,η为大于1的整数。通过本专利技术的栅极驱动电路单元,其驱动控制模块根据输入信号控制驱动模块处于充电或放电状态;驱动模块在充电状态时对扫描信号输出端、传递信号输出端进行充电,在放电状态时对扫描信号输出端、传递信号输出端进行放电。在采用自举串联单元的设计中,当晶体管的阈值电压为负时,能够抑制驱动控制端的漏电;当晶体管的阈值电压为正时能够加快驱动控制端的充电速度,从而减小输出信号的上升/下降时间,扩大了电路的阈值电压适应范围。【附图说明】图1为实施例一的栅极驱动电路单元的结构示意图;图2为实施例一的栅极驱动电路单元的工作时序图;图3为实施例一的栅极驱动电路单元与传统栅极驱动电路单元的扫描信号的上升/下降时间对比图;图4为实施例一的栅极驱动电路单元的功耗仿真图;图5为实施例二的栅极驱动电路单元的结构示意图;图6为实施例三的栅极驱动电路单元的结构示意图;图7为实施例三的栅极驱动电路单元的工作时序图之一;图8为实施例三的栅极驱动电路单元的工作时序图之二 ;图9为实施例四的栅极驱动电路单元的结构示意图;图10为实施例四的栅极驱动电路单元的工作时序图之一;图11为实施例四的栅极驱动电路单元的工作时序图之二 ;图12为实施例五的栅极驱动电路单元的结构示意图;图13为实施例六的栅极驱动电路的结构示意图;图14为实施例六的栅极驱动电路的工作时序图;图15为实施例七的栅极驱动电路的结构示意图;图16为实施例七的栅极驱动电路的工作时序图;图17为实施例八的栅极驱动电路的结构示意图;图18为实施例九的栅极驱动电路的结构示意图。【具体实施方式】下面通过【具体实施方式】结合附图对本申请作进一步详细说明。首先对一些术语进行说明,本专利技术各晶体管可以是任何形式的晶体管,例如场效应晶体管(FieldEffectTransistor,FET)、双极型晶体管(BipolarJunct1n Transistor,BJT)或者三极管。如果选用场效应晶体管,则控制极为场效应晶体管的栅极(G极),第一电流导通极为场效应晶体管的漏极(D极),第二电流导通极为场效应晶体管的源极(S极);或者第一电流导通极为场效应晶体管的源极,第二电流导通极为场效应晶体管的漏极。本领域的技术人员应当理解,在具体的电路设计中,为了促进电路功能的实现,可以根据电路的实际情况灵活地将某个场效应晶体管的源极和漏极进行互换,即在描述中,“第一电流导通极”和“第二电流导通极”时,可以是但并不局限于漏极和源极。如果选用三极管,则控制极为三极管的基极(B极),第一电流导通极为三极管的发射极(E极),第二电流导通极为三极管的集电极(C极);或者第一电流导通极为发射极,第二电流导通极为集电极。本领域的技术人员应当理解,在具体的电路设计中,为了促进电路功能的实现,可以根据电路的实际情况灵活地将某个三极管的发射极和集电极进行互换。本专利技术各晶体管还可以是薄膜晶体管(TFT,ThinFilmTransistor),此时,晶体管的控制极指的是薄膜晶体管的栅极,第一电流导通极为薄膜晶体管的漏极,第二电流导通极薄膜晶体管的源极;或者第一电流导通极为漏极,第二电流导通极为源极。本领域的技术人员应当理解,在具体的电路设计中,为了促进电路功能的实现,可以根据电路的实际情况灵活地将某个薄膜晶体管的源极和漏极进行互换。实施例一:如图1所示,本实施例的栅极驱动电路单元(即移位寄存器单元)包括驱动控制模块11、驱动模块12、低电平维持模块13、扫描信号输出端V0UT1、传递信号输出端V0UT2以及脉本文档来自技高网
...
一种栅极驱动电路单元及栅极驱动电路

【技术保护点】
一种栅极驱动电路单元,其特征在于,包括驱动控制模块(11)、驱动模块(12)、扫描信号输出端(VOUT1)、传递信号输出端(VOUT2);所述驱动控制模块连接至所述驱动模块,用于根据输入信号控制所述驱动模块处于充电或放电状态;所述驱动模块连接至所述扫描信号输出端、所述传递信号输出端,用于在充电状态时对所述扫描信号输出端、所述传递信号输出端进行充电,在放电状态时对所述扫描信号输出端、所述传递信号输出端进行放电;所述驱动控制模块包括自举串联单元(111)、第四晶体管(T4)、第八晶体管(T8);所述自举串联单元用于接收输入信号;所述第八晶体管(T8)的控制极连接至所述传递信号输出端(VOUT2),其第一电流导通极连接至所述自举串联单元(111),其第二电流导通极用于通过第一低电平端(VL1)接收第一低电平;所述第四晶体管(T4)的控制极连接至所述传递信号输出端,其第一电流导通极连接至所述自举串联单元,其第二电流导通极连接至所述传递信号输出端或者通过第三时钟信号端(VC)接收第三时钟信号。

【技术特征摘要】

【专利技术属性】
技术研发人员:张盛东胡治晋廖聪维曹世杰曾丽媚李长晔
申请(专利权)人:北京大学深圳研究生院
类型:发明
国别省市:广东;44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1