本发明专利技术涉及具有带聚合物衬底的半导体器件的印刷电路模块以及其制造方法。公开了一种印刷电路模块以及其制造方法。印刷电路模块包括具有减薄的管芯的印刷电路衬底，该管芯附连到印刷电路衬底。减薄的管芯包括印刷电路衬底之上的至少一个器件层以及至少一个器件层之上的埋藏氧化物(BOX)层。聚合物层设置在BOX层之上，其中聚合物具有大于2瓦特每米开尔文(W/mK)的热导率和大于103Ohm-cm的电阻率。
【技术实现步骤摘要】
本公开涉及半导体器件及其制造方法。
技术介绍
射频互补金属氧化物(RFCM0S)绝缘体上硅(SOI)RF功率开关是目前市场上实际上对每一个移动手机所必需的器件。用来制造这些器件的现有RFCMOS SOI技术在日益复杂的多掷RF开关、可调RF电容阵列和天线RF调谐器中提供了优异的性能。传统的RFCMOS SOI技术建立在高电阻率CMOS衬底上，该高电阻率CMOS衬底具有范围为从10000hm-cm到50000hm-cm的电阻率。使用RFCMOS SOI技术的功率开关使用高电阻率衬底，使得多个相对低电压场效应晶体管(FET)能够被堆叠同时在低电压FET之间保持期望的隔离。在用于第三代(3G)和第四代(4G)无线应用的RF开关应用中，在RF功率条件下RF器件线性的高程度和RF互调的相对非常低水平是至关紧要的。因此，必须减低在RF器件例如CMOS η型场效应晶体管(NFET)器件中固有的非线性。非线性的另一来源归结于与埋藏氧化物(BOX)电介质区域对接的高电阻率硅操作(hand 1 e)晶片区域。针对减低这些非线性的一个提出的方案包括在硅/氧化物界面中降低载流子寿命的富陷阱硅/氧化物界面。针对减低由于与BOX电介质区域对接的高电阻率操作区域的非线性的其他提出的方案包括谐波抑制工艺技术，其包括用于最小化归结于与BOX电介质区域对接的高电阻率操作区域的非线性的一系列工艺步骤和热处理。然而，所有前述提出的方案都给CMOS SOI技术增加了显著的复杂性和成本。需要的是基于CMOS SOI的半导体器件和用于制造CMOS SOI器件的制造方法，该CMOS SOI器件不产生归结于与BOX电介质区域对接的高电阻率硅操作区域的非线性。
技术实现思路
公开了印刷电路模块和用于制造印刷电路模块的方法。印刷电路模块包括印刷电路衬底，该印刷电路衬底具有附连到印刷电路衬底的减薄的管芯。减薄的管芯包括在印刷电路衬底之上的至少一个器件层和在至少一个器件层之上的埋藏氧化物(BOX)层。聚合物层被设置在BOX层之上，其中聚合物具有大于2瓦特每米开尔文(W/mK)的热导率和大于1030hm_cm的电阻率。示例性方法包括提供印刷电路衬底，该印刷电路衬底具有附连到印刷电路衬底的顶部侧的管芯，该管芯具有印刷电路衬底之上的至少一个器件层、至少一个器件层之上的BOX层以及BOX层之上的操作层。另一下一步骤涉及去除晶片操作以暴露BOX层。下面的步骤包括在BOX层之上设置聚合物衬底，该聚合物衬底具有大于2瓦特每米开尔文(W/mK)的热导率和大于1030hm-cm的电阻率。本领域技术人员在阅读下面与附图相关联的详细描述后将理解公开的范围并且意识到其额外方面。【附图说明】被结合进该说明书并且形成该说明书的一部分的附图图解了公开的若干方面，并且与描述一起用于解释公开的原理。图1是与相对低电阻率硅晶片操作对接的现有技术半导体堆叠结构的横截面图。图2是具有用于在随后处理步骤期间承载半导体堆叠结构的临时载体安装的现有技术半导体堆叠结构的横截面图。图3是在相对低电阻率硅晶片操作已被去除后的现有技术半导体堆叠结构的横截面图。图4是在聚合物衬底已被设置到埋藏氧化物(BOX)层上以实现本公开的半导体器件后的现有技术半导体堆叠结构的横截面图。图5是用于生产具有设置在半导体堆叠结构的BOX层上的聚合物衬底的现有技术半导体器件的工艺的工艺图。图6是示出在半导体器件已到达稳定状态供电条件后穿过具有聚合物衬底的半导体器件的热流路径的现有技术半导体器件的横截面图。图7是列出针对可用于形成本公开的半导体器件的聚合物衬底的示例性聚合物材料的热、机械、电和物理规格的规格表。图8是具有焊料凸块或铜(Cu)柱的RF绝缘体上硅(RFS0I)晶片的横截面图。图9是图8的RFS0I晶片的顶部视图。图10是具有已从图8和图9的RFS0I晶片单体化的管芯阵列的印刷电路衬底的顶部视图。图11是具有安装到具有顶部保护层的印刷电路衬底的单独管芯的未完成印刷电路的横截面图。图12是进一步包括底部保护层而操作层被刻蚀掉以产生减薄的管芯的未完成印刷电路的横截面图。图13是具有设置在减薄的管芯之上以提供减薄的管芯的永久保护的聚合物层的印刷电路的横截面图。图14是底部保护层已被去除后的完成状态下的印刷电路的横截面图。图15是针对产生本公开的印刷电路的工艺的工艺图。【具体实施方式】以下阐明的实施例表示使本领域技术人员能够实践本公开的必要信息并且图解实践本公开的最佳模式。在根据附图阅读下面描述时，本领域技术人员将理解本公开的构思并且将意识到在本文中没有特别论述的那些构思的应用。应该理解这些构思和应用全部落入本公开和所附权利要求的范围内。将理解当元件诸如层、区域或衬底被称为“在另一元件之上”、“在另一元件上”、“在另一元件中”或延伸“到另一元件上”时，它能够直接在另一元件之上、直接在另一元件上、直接在另一元件中或直接延伸到另一元件上或还可以存在居间元件。与之相比，当元件被称为“直接在另一元件之上”、“直接在另一元件上”、“直接在另一元件中”或“直接延伸到另一元件上”时，不存在居间元件。还将理解当元件被称为“连接”或“耦合”到另一元件时，它能够直接连接或耦合到另一元件或可以存在居间元件。与之相比，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在居间元件。相对术语例如“在...下方”或“在...上方”或“上”或“下”或“水平”或“垂直”可以在本文中被用来描述一个元件、层或区域与另一元件、层或区域的关系，如在附图中图解的。将理解这些术语和以上那些讨论的意图涵盖器件的不同定向，除了附图中描绘的定向之外。由于阻碍在II1-V族或蓝宝石衬底中可获得相对更好绝缘特性的硅晶片操作的固有限制，传统的RFCMOS SOI技术到达了基本障碍。公开的半导体器件用聚合物衬底替代硅晶片操作。这样，本公开的半导体器件消除在提供的半导体堆叠结构中对高电阻率硅晶片操作的需要。用于RF开关应用的先进硅衬底具有范围为从10000hm-cm到50000hm-cm的电阻率并且比具有低得多的电阻率的标准硅衬底成本显著更高。此外，需要相对复杂工艺控制以实现先进硅衬底中的高电阻率。出于这些原因在标准S0I技术中普遍使用标准硅衬底。然而，具有它们低得多的电阻率的标准硅衬底不益于堆叠多个相对低电压场效应晶体管(FET)同时在低电压FET之间保持期望的隔离。幸运地是本公开的聚合物衬底替代硅衬底并且因而消除与高和低电阻率硅衬底相关联的问题。额外地，本公开的方法允许到当前第1页1 2 3 4 本文档来自技高网...
【技术保护点】
一种印刷电路模块，包括：印刷电路衬底；减薄的管芯，附连到印刷电路衬底并且具有印刷电路衬底之上的至少一个器件层和至少一个器件层之上的埋藏氧化物(BOX)层；以及BOX层之上的聚合物层，其中聚合物具有大于2瓦特每米开尔文(W/mK)的热导率和大于103Ohm‑cm的电阻率。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：D·R·W·莱波尔德，J·C·科斯塔，B·斯科特，
申请(专利权)人：威讯联合半导体公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。