半导体封装件及其承载结构暨制法制造技术

一种半导体封装件及其承载结构暨制法，该制法包括将具有开口的框体设于一承载件上，再置放电子元件于该开口中，且形成包覆层于该开口中以固定该电子元件，之后形成线路层于该电子元件上，且该线路层电性连接该电子元件。本发明专利技术的制法藉由将开口形成于框体上的设计，以精确控制该开口的尺寸，所以能提升该电子元件的置放精度，以提升后续封装制程的良率。

【技术实现步骤摘要】

本专利技术有关一种半导体封装件，尤指一种提升制程良率与增加产量的半导体封装件及其制法。
技术介绍
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturizat1n)的封装需求，发展出晶圆级封装(Wafer LevelPackaging，简称WLP)的技术。如图1A至图1E，其为现有晶圆级半导体封装件1的制法的剖面示意图。如图1A所示，形成一热化离型胶层(thermal release tape) 11于一承载件10上。接着，置放多个半导体元件12于该热化离型胶层11上，该些半导体元件12具有相对的作用侧12a与非作用侧12b，各该作用侧12a上均具有多个电极垫120，且各该作用侧12a粘着于该热化离型胶层11上。如图1B所示，形成一如封装胶体的包覆层13于该热化离型胶层11上，以包覆该半导体元件12，且使该半导体元件12的非作用侧12b外露于该包覆层13。如图1C所示，于该包覆层13及该半导体元件12的非作用侧12b上藉由一结合层170贴覆一支撑件17，再移除该热化离型胶层11与该承载件10，使该半导体元件12的作用侧12a外露。如图1D所示，进行线路重布层(Redistribut1n layer，简称RDL)制程，其形成一线路重布结构14于该包覆层13与该半导体元件12的作用侧12a上，令该线路重布结构14电性连接该半导体元件12的电极垫120。接着，形成一绝缘保护层15于该线路重布结构14上，且该绝缘保护层15外露该线路重布结构14的部分表面，以供结合多个焊球16。如图1E所示，沿如图1D所示的切割路径S进行切单制程，并移除该支撑件17及其结合层170，以获取多个半导体封装件1。然而，该包覆层13注入封装用的模具时的胶体流动所产生的侧推力，将影响该半导体元件12定的精度，也就是容易使半导体元件12产生偏移，致使该半导体元件12未置于该热化离形胶层11的预定位置上，所以该线路重布结构14与该半导体元件12的电极垫120间的对位将产生偏移，甚至使该线路重布结构14无法与该电极垫120连接，也就是对该线路重布结构14与该半导体元件12间的电性连接造成极大影响，因而造成良率过低及产品可靠度不佳等问题。因此，遂发展出一种定位该半导体元件12的方式，如图2A至图2E所示的半导体封装件2的制法。如图2A所示，使用喷砂(sandblast)方式形成多个开口 200于一承载件20上。所述的喷砂方式是将该承载件20上覆盖图案化阻层(图略)，再藉由高压空气将微粉研磨材喷向该移动中的承载件20，使该承载件20外露于该阻层的表面受该微粉研磨材撞击而形成该开口 200。如图2B所示，藉由一粘着层21置放一半导体元件22于各该开口 200中，其中，该半导体元件22具有相对的作用侧22a与非作用侧22b，该作用侧22a上均具有多个电极垫220,且该非作用侧22b粘着于该粘着层21上。如图2C所示，形成一包覆层23于该开口 200中与该半导体元件22上，且形成一线路重布结构24于该包覆层23上，使该线路重布结构24电性连接该半导体元件22的电极垫220。接着，形成一绝缘保护层25于该线路重布结构24上，且该绝缘保护层25外露该线路重布结构24的部分表面，以供结合多个焊球26。因此，藉由该半导体元件22设于该开口 200中，使该半导体元件22不会因该包覆层23的胶体流动所产生的侧推力而过度偏移，所以能避免该线路重布结构24与该电极垫220间的对位不准确的问题。如图2D所示，移除该承载件20于该开口 200下方的部分与该粘着层21。如图2E所示，沿如图2D所示的切割路径S进行切单制程。然而，前述现有半导体封装件2的制法中，使用喷砂技术制作该开口 200会于底部产生导角R，但该导角R的精度无法控制，导致该开口 200的尺寸无法精确控制，以致于该半导体元件22的置放位置的精度不佳(如图2B’所示，该半导体元件22会倾斜)而使该线路重布结构24无法有效电性连接该半导体元件22的电极垫220 (如图2E’所示)、或半导体封装件2的表面出现缺角K，因而影响后续封装制程的良率。因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
技术实现思路
鉴于上述现有技术的种种缺失，本专利技术提供一种，能提升该电子元件的置放精度，以提升后续封装制程的良率。本专利技术的半导体封装件，包括:一承载件；具有多个开口的框体，其设于该承载件上，且该框体的材质不同于该承载件的材质；电子元件，其设于各该开口中；包覆层，其形成于各该开口中；以及线路层，其形成于各该电子元件上且电性连接各该电子元件。前述的半导体封装件中，该框体藉由结合层设于该承载件上。本专利技术还提供一种半导体封装件，其包括:一承载件；具有多个开口的框体，其藉由结合层设于该承载件上，且该框体的材质相同于该承载件的材质；电子元件，其设于各该开口中；包覆层，其形成于各该开口中；以及线路层，其形成于各该电子元件上且电性连接各该电子兀件。前述的两种半导体封装件中，该承载件为无机材质或有机材质。本专利技术亦提供一种半导体封装件，包括:一承载件，其为介电材；具有多个开口的框体，其设于该承载件上并与该承载件一体成型；电子元件，其设于各该开口中；包覆层，其形成于各该开口中；以及线路层，其形成于各该电子元件上且电性连接各该电子元件。前述的半导体封装件中，该开口的壁面相对该承载件表面呈倾斜状态。前述的三种半导体封装件中，该承载件的形状为矩形或圆形。前述的三种半导体封装件中，该开口与该承载件之间不具有导角。前述的三种半导体封装件中，还包括线路重布结构，其设于各该电子元件与该线路层上并电性连接该线路层。本专利技术又提供一种半导体封装件的制法，其包括:形成具有多个开口的框体于一承载件上；置放电子元件于各该开口中；形成包覆层于各该开口中，以固定各该电子元件；以及形成线路层于各该电子元件上，且该线路层电性连接各该电子元件。前述的制法中，该承载件为无机材质或有机材质，且该框体的材质为介电材。前述的制法中，形成该框体的材质为无机材质或有机材质。前述的制法中，该框体的制程包括:设置该承载件于一模具中；形成该介电材于该模具中，以令该介电材成为该框体；以及移除该模具。前述的制法中，该框体藉由结合层设于该承载件上。前述的制法中，该框体的制程包括:形成该介电材于该模具中，以令该介电材成为该框体；以及移除该模具。本专利技术另提供一种半导体封装件的制法，包括:提供一承载结构，该承载结构定义有一体成型的承载件与框体，且该框体具有多个开口；置放电子元件于各该开口中；形成包覆层于各该开口中，以固定各该电子元件；以及形成线路层于各该电子元件上，且该线路层电性连接各该电子元件。前述的制法中，该承载结构的制程包括:提供一其内具有多个凸部的模具；填充介电材于该模具中，以令该介电材成为该承载结构，且该介电材于对应各该凸部的处成为该些开口；以及移除该模具。前述的制法中，该承载结构的制程包括:提供一其内具有多个凸部的模具；形成介电材于该模具中；压合该模具，以令该介电材成为该承载结构，且该介电材于对应各该凸部之处成为该些开口；以及移除该模具。前述的制法中，该开口的壁面相对该开口的底面呈倾斜状态。前述的两种制法中，该承载本文档来自技高网...

【技术保护点】
一种半导体封装件，其包括：一承载件；一具有多个开口的框体，其设于该承载件上，且形成该框体的材质不同于形成该承载件的材质；多个电子元件，其分别容设于各该开口中；包覆层，其形成于各该开口中以包覆该电子元件；以及线路层，其形成于各该电子元件上且电性连接各该电子元件。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：庄冠纬，邱世冠，林畯棠，黄荣邦，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71