一种阵列基板的制作方法、阵列基板及液晶面板技术

本发明专利技术公开了一种阵列基板的制作方法、阵列基板及液晶面板。该方法包括：在基板上依次形成缓冲层、栅极金属层、栅极绝缘层、半导体有源层、蚀刻阻挡层和源漏极金属层，其中，包括栅极和栅极金属线的栅极金属层位于缓冲层的第一缓冲区和第二缓冲区之间，包括源极和漏极的源漏极金属层位于蚀刻阻挡层中。通过上述方式，本发明专利技术将源极金属线埋入缓冲层以及将与源极或漏极连接的数据线埋入蚀刻阻挡层，能够改善阵列基板中金属线也即栅极金属线和数据线的爬坡断线、尖端放电以及金属膜氧化的问题，进而提高阵列基板以及液晶面板的生产品质。

【技术实现步骤摘要】

本专利技术涉及液晶显示领域，特别是涉及一种阵列基板的制作方法、阵列基板及液晶面板。
技术介绍
在液晶面板工业中，阵列基板的薄膜晶体管(TFT)设计往往扮演重要角色。目前的TFT设计中，金属线常被放置于非金属保护膜之上，其中，金属线包括栅极金属线和与源极或漏极连接的数据线。例如数据线设置在蚀刻阻挡层之上。采样这种设计，容易出现金属线爬坡断线的问题。另外，由于金属线蚀刻为非等向性蚀刻，蚀刻的金属线在走线方向往往凹凸不平，而且蚀刻斜角(Taper角)通常为锐角，会增大尖端放电风险。还有，在形成金属层的过程中，金属膜例如铜膜在成膜之后，裸露的部分容易出现氧化现象，会影响到成膜的品质。
技术实现思路
本专利技术主要解决的技术问题是提供一种阵列基板的制作方法、阵列基板及液晶面板，能够改善阵列基板中金属线的爬坡断线、尖端放电以及金属膜氧化的问题。为解决上述技术问题，本专利技术采用的一个技术方案是:提供一种阵列基板的制作方法，该方法包括:提供一基板，在基板上形成缓冲层，其中，缓冲层包括间隔设置的第一缓冲区和第二缓冲区；在形成有缓冲层的基板上形成栅极金属层，其中，栅极金属层包括栅极、栅极金属线，栅极金属层位于第一缓冲区和第二缓冲区之间；在形成有栅极金属层的基板上形成栅极绝缘层，栅极绝缘层覆盖栅极金属层和缓冲层；在形成有栅极绝缘层的基板上形成半导体有源层，其中，半导体有源层位于栅极金属层的上方；在形成有半导体有源层的基板上形成蚀刻阻挡层，其中，蚀刻阻挡层包括间隔设置的第一阻挡区、第二阻挡区和第三阻挡区，其中，第二阻挡区部分覆盖半导体有源层以使半导体有源层从第一阻挡区和第二阻挡区的间隙以及第二阻挡区和第三阻挡区的间隙外露；在形成有蚀刻阻挡层的基板上形成源漏极金属层，其中，源漏极金属层包括源极和漏极，源极位于第一阻挡区和第二阻挡区之间，漏极位于第二阻挡区和第三阻挡区之间，源极、漏极分别与半导体有源层相接触。其中，在基板上形成缓冲层的步骤包括:在基板上通过化学气相沉积法沉积缓冲薄膜层；对缓冲薄膜层依次实施黄光制程、干刻制程和光阻剥离制程以形成包括第一缓冲区和第二缓冲区的缓冲层。其中，形成缓冲层的干刻制程中的蚀刻斜角为第一锐角，以使得形成栅极金属层的蚀刻斜角为与第一锐角互补的第一钝角。其中，第一缓冲区、第二缓冲区和栅极金属层的上表面位于同一平面。其中，在形成有半导体有源层的基板上形成蚀刻阻挡层的步骤包括:在形成有半导体有源层的基板上通过化学气相沉积法沉积蚀刻阻挡薄膜层；对蚀刻阻挡薄膜层依次实施黄光制程、干刻制程和光阻剥离制程以形成包括第一阻挡区、第二阻挡区和第三阻挡区的蚀刻阻挡层。其中，形成蚀刻阻挡层的干刻制程中的蚀刻斜角为第二锐角，以使得形成源漏极金属层的蚀刻斜角为与第二锐角互补的第二钝角。其中，第一阻挡区、第二阻挡区、第三阻挡区和源漏极金属层的上表面位于同一平面。为解决上述技术问题，本专利技术采用的另一个技术方案是:提供一种阵列基板，该阵列基板包括从下到上依次形成的基板、缓冲层、栅极金属层、栅极绝缘层、半导体有源层、蚀刻阻挡层和源漏极金属层；其中，缓冲层包括间隔设置的第一缓冲区和第二缓冲区；其中，栅极金属层包括栅极、栅极金属线，栅极金属层位于第一缓冲区和第二缓冲区之间；其中，半导体有源层位于栅极金属层的上方。其中，蚀刻阻挡层包括间隔设置的第一阻挡区、第二阻挡区和第三阻挡区，其中，第二阻挡区部分覆盖半导体有源层以使半导体有源层从第一阻挡区和第二阻挡区的间隙以及第二阻挡区和第三阻挡区的间隙外露；其中，源漏极金属层包括源极和漏极，源极位于第一阻挡区和第二阻挡区之间，漏极位于第二阻挡区和第三阻挡区之间，源极、漏极分别与半导体有源层相接触。为解决上述技术问题，本专利技术采用的又一个技术方案是:提供一种液晶面板，包括了上述的阵列基板。本专利技术的有益效果是:本专利技术的阵列基板的制作方法、阵列基板及液晶面板通过将栅极金属线埋入缓冲层以及将与源极或漏极连接的数据线埋入蚀刻阻挡层，能够改善阵列基板中金属线也即栅极金属线和数据线的爬坡断线、尖端放电以及金属膜氧化的问题，进而提高阵列基板以及液晶面板的生产品质。【附图说明】图1是本专利技术实施例的阵列基板的制作方法的流程示意图；图2A-2G是图1所示制作方法在制作过程中的阵列基板的结构示意图；图3是图1所示制作方法制得的阵列基板的结构示意图；图4是本专利技术实施例的液晶面板的结构示意图。【具体实施方式】在说明书及权利要求书当中使用了某些词汇来指称特定的组件，所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。下面结合附图和实施例对本专利技术进行详细说明。图1是本专利技术实施例的阵列基板的制作方法的流程示意图。图2A-2G是图1所示制作方法在制作过程中的阵列基板的结构示意图。需注意的是，若有实质上相同的结果，本专利技术的方法并不以图1所示的流程顺序为限。如图1所示，该方法包括如下步骤:步骤S101:提供一基板，在基板上形成缓冲层，其中，缓冲层包括间隔设置的第一缓冲区和第二缓冲区。在步骤S101中，在基板上形成缓冲层的步骤包括:在基板上通过化学气相沉积法(Chemical Vapor Deposit1n，CVD)沉积缓冲薄膜层；对缓冲薄膜层依次实施黄光制程、干刻制程和光阻剥离制程以形成包括第一缓冲区和第二缓冲区的缓冲层。其中，基板优选为玻璃基板。请一并参考图2A，图2A为形成有缓冲层20的基板10的剖面结构示意图。如图2A所示，缓冲层20包括间隔设置第一缓冲区21和第二缓冲区22。在本实施例中，形成缓冲层20的干刻制程中的蚀刻斜角α 1为第一锐角。在本实施例中，由于干刻制程较湿刻制程具有更好的均匀性，从而使得通过干刻制程形成的第一缓冲区21和第二缓冲区22之间的沟道具有比较均匀的侧边。步骤S102:在形成有缓冲层的基板上形成栅极金属层，其中，栅极金属层包括栅极、栅极金属线，栅极金属层位于第一缓冲区和第二缓冲区之间。在步骤S102中，在形成有缓冲层的基板上形成栅极金属层的步骤包括:通过物理气相沉积法(Physical Vapor Deposit1n,PVD)在形成有缓冲层的基板上沉积第一金属薄膜层；对第一金属薄膜层依次实施黄光制程、湿刻制程和光阻剥离制程以形成栅极金属层。其中，栅极金属层的材料优选为铜、铝或钼。请一并参考图2B，图2B为形成有栅极金属层30的基板10的剖面结构示意图。如图2B所示，栅极金属层30包括栅极31和栅极金属线(未图示)，栅极31和栅极金属线相连接。栅极金属层30位于第一缓冲区21和第二缓冲区22之间。其中，由于包括栅极金属线的栅极金属层30埋入缓冲层20内，从而避免了栅极金属线的爬坡现象，进而大大减低了断线的风险，同时，可以改善形成栅极金属层30的第一金属薄膜层的氧化现象。优选地，为了保证较好的平整性，第一缓冲区21、第二缓冲区22和栅极金属层30的上表面位于同一平面。换个角当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种阵列基板的制作方法，其特征在于，所述方法包括：提供一基板，在所述基板上形成缓冲层，其中，所述缓冲层包括间隔设置的第一缓冲区和第二缓冲区；在形成有所述缓冲层的所述基板上形成栅极金属层，其中，所述栅极金属层包括栅极、栅极金属线，所述栅极金属层位于所述第一缓冲区和第二缓冲区之间；在形成有所述栅极金属层的所述基板上形成栅极绝缘层，所述栅极绝缘层覆盖所述栅极金属层和所述缓冲层；在形成有所述栅极绝缘层的所述基板上形成半导体有源层，其中，所述半导体有源层位于所述栅极金属层的上方；在形成有所述半导体有源层的所述基板上形成蚀刻阻挡层，其中，所述蚀刻阻挡层包括间隔设置的第一阻挡区、第二阻挡区和第三阻挡区，其中，所述第二阻挡区部分覆盖所述半导体有源层以使所述半导体有源层从所述第一阻挡区和所述第二阻挡区的间隙以及所述第二阻挡区和所述第三阻挡区的间隙外露；在形成有所述蚀刻阻挡层的所述基板上形成源漏极金属层，其中，所述源漏极金属层包括源极和漏极，所述源极位于所述第一阻挡区和所述第二阻挡区之间，所述漏极位于所述第二阻挡区和所述第三阻挡区之间，所述源极、所述漏极分别与所述半导体有源层相接触。

【技术特征摘要】

【专利技术属性】
技术研发人员：周志超，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44