处理器和ARINC429总线的通信方法技术

本发明专利技术提供一种处理器和ARINC429总线的通信方法。所述处理器和ARINC429总线的通信方法包括：所述ARINC429总线包括总线芯片HS-3282，所述ARINC429总线通过所述总线芯片HS-3282和所述处理器通信连接；提供可编程逻辑模块，所述可编程逻辑模块控制所述总线芯片HS-3282；提供独热状态机，所述独热状态机用于所述ARINC429总线的数据接收和发送控制。本发明专利技术提供的处理器和ARINC429总线的通信方法只需要处理器通过可编程逻辑模块完成对数据接收寄存器和数据发送寄存器的访问即可完成ARINC429总线的控制，大大减少了软件代码量，简化了软件设计流程，提高了总线数据的传输速度。

【技术实现步骤摘要】

本专利技术属计算机通信
，具体涉及一种处理器和ARINC429总线的通信方法。
技术介绍
ARINC429总线是一种广播式传输的数据总线，传输的单个数据字为32位，其中包括奇偶校验位、符号\状态矩阵、数据区和目标标识码。ARINC429总线作为国际通用的航空标准总线传输方式，广泛应用在航空电子设备领域。ARINC429总线通过总线芯片HS-3282和处理计算机通讯，一般的通讯控制由处理计算机完成。处理计算机通过图1和图2所示的时序图，对总线芯片进行控制，从而实现总线数据接收和发送的目的。传统的ARINC429总线传输通过处理计算机控制HS-3282芯片完成数据接收和发送，控制逻辑由软件实现，软件开发过程复杂，并且控制速度慢。软件控制需要处理计算机分配专门的时钟信号和控制单元来完成，占用了大量的处理计算机资源和系统运行时间，不利于高速的数据传输，因此有必要提出改进。
技术实现思路
为了解决上述技术问题，本专利技术提供一种处理器和ARINC429总线的通信方法。本专利技术提供一种处理器和ARINC429总线的通信方法，包括:步骤1，所述ARINC429总线包括总线芯片HS-3282，所述ARINC429总线通过所述总线芯片HS-3282和所述处理器通信连接；步骤2，提供可编程逻辑模块，所述可编程逻辑模块控制所述总线芯片HS-3282 ;步骤3，提供独热状态机，所述独热状态机用于所述ARINC429总线的数据接收和发送控制。优选的，在步骤3中，所述独热状态机包括发送状态机和接收状态机。优选的，所述发送状态机的工作状态包括:写控制字状态、空闲状态、第一次写FIFO状态和第二次写FIFO状态。优选的，所述接收状态机的工作状态包括空闲状态、接收第一次状态、过渡状态和接收第二次状态。 优选的，在步骤3中，所述ARINC429总线数据接收包括如下步骤:所述处理器发出D/R数据读取标志信号；所述接收状态机接收到D/R数据读取标志信号；所述ARINC429总线通过所述总线芯片HS-3282发送数据；所述接收状态机控制EN数据发送控制信号与D/R数据读取标志信号完成数据接收，将数据存储到数据接收缓存区，并发送数据接收完成中断信号；所述处理器在接收到数据接收完成中断信号后，直接读取由所述接收状态机接收完成并存储在固定地址的32位有效数据。优选的，在步骤3中，所述ARINC429总线数据发送包括如下步骤:所述处理器将数据写入到可编程逻辑的寄存器中，并发送到缓存区；所述发送状态机接收到所述处理器发出的TX\R存储器空标志信号；所述发送状态机控制第一 PL数据字写入FIFO标志信号、第二 PL数据字写入FIFO标志信号和EN数据发送控制信号，对所述缓存区的数据进行读取；将读取的数据通过所述总线芯片HS-3282发送至所述ARINC429总线。相较于现有技术，本专利技术提供的处理器和ARINC429总线的通信方法只需要处理器通过可编程逻辑模块完成对数据接收寄存器和数据发送寄存器的访问即可完成ARINC429总线的控制，可编程逻辑课多通道并行执行，大大减少了软件代码量，简化了软件设计流程，提高了总线数据的传输速度。【附图说明】图1为本专利技术一种处理器和ARINC429总线的通信方法发送状态机的工作状态转换结构框图；图2为本专利技术一种处理器和ARINC429总线的通信方法接收状态机的工作状态转换结构框图。【具体实施方式】下面结合附图1与附图2对本实施例进行描述。本专利技术公开一种处理器和ARINC429总线的通信方法，包括:步骤1，所述ARINC429总线包括总线芯片HS-3282，所述ARINC429总线通过所述总线芯片HS-3282和所述处理器通信连接；步骤2，提供可编程逻辑模块，所述可编程逻辑模块控制所述总线芯片HS-3282 ;步骤3，提供独热状态机，所述独热状态机用于所述ARINC429总线的数据接收和发送控制。在本实施例中，所述总线芯片HS-3282包含8个32位空间的FIFO，用于保存发送的8个ARINC429数据字。所述总线芯片HS-3282的控制信号包括D/R数据读取标志、SEL总线选择标志、EN数据发送控制信号、PL数据字写入FIFO标志、TX\R存储器空标志和CWSTR控制字标志。所述独热状态机包括发送状态机和接收状态机，请参阅图1，所述发送状态机的工作状态包括:写控制字状态1、空闲状态2、第一次写FIFO状态3和第二次写FIFO状态4，状态的转换顺序依次为写控制字状态1、空闲状态2、第一次写FIFO状态3和第二次写FIFO状态4，其中，空闲状态2、第一次写FIFO状态3和第二次写FIFO状态4可依次循环转换。具体的，所述ARINC429总线数据发送包括如下步骤:所述处理器将数据写入到可编程逻辑的寄存器中，并发送到缓存区；所述发送状态机接收到所述处理器发出的TX\R存储器空标志信号；所述发送状态机控制第一 PL数据字写入FIFO标志信号、第二 PL数据字写入FIFO标志信号和EN数据发送控制信号，对所述缓存区的数据进行读取；将读取的数据通过所述总线芯片HS-3282发送至所述ARINC429总线。请参阅图2，所述接收状态机的工作状态包括:空闲状态5、接收第一次状态6、过渡状态7和接收第二次状态8，状态的转换顺序依次为空闲状态5、接收第一次状态6、过渡状态7和接收第二次状态8，接收第二次状态8可转换为空闲状态5，实现接收状态机工作状态的循环。具体的，所述ARINC429总线数据接收包括如下步骤:所述处理器发出D/R数据读取标志信号； 所述接收状态机接收到D/R数据读取标志信号；所述ARINC429总线通过所述总线芯片HS-3282发送数据；所述接收状态机控制EN数据发送控制信号与D/R数据读取标志信号完成数据接收，将数据存储到数据接收缓存区，并发送数据接收完成中断信号；所述处理器在接收到数据接收完成中断信号后，直接读取由所述接收状态机接收完成并存储在固定地址的32位有效数据。本专利技术使用FPGA芯片的Spartan6XC6SLX150T芯片完成对ARINC429总线芯片HS-3282的控制，独热状态机由verilog代码编写完成，Spartan6XC6SLX150T芯片的BRAM实现数据存储，发送和接收独热状态机通过总线访问BRAM中的寄存器，BRAM的控制信号包括 BRAM_EN_pin、BRAM_WEN_pin、BRAM_Addr_pin、BRAM_Din_pin 和 BRAM_Dout_pin。综上所述，本专利技术提供的处理器和ARINC429总线的通信方法只需要处理器通过可编程逻辑模块完成对数据接收寄存器和数据发送寄存器的访问即可完成ARINC429总线的控制，大大减少了软件代码量，简化了软件设计流程，提高了总线数据的传输速度，进一步的，本专利技术提供的处理器和ARINC429总线的通信方法执行速度为ns级，超越了现有技术的执行速度us级。上述实施例，只是本专利技术的较佳实施例，并非用来限制本专利技术实施范围，故凡以本专利技术权利要求所述内容所做的等效变化，均应包括在本专利技术权利要求范围之内。【主权项】1.处理器和ARINC429总线的通信方法，其特征在于，包括: 步骤1，所述ARINC429总线包括总线芯片HS-3282，本文档来自技高网...

【技术保护点】
处理器和ARINC429总线的通信方法,其特征在于，包括：步骤1，所述ARINC429总线包括总线芯片HS‑3282，所述ARINC429总线通过所述总线芯片HS‑3282和所述处理器通信连接；步骤2，提供可编程逻辑模块，所述可编程逻辑模块控制所述总线芯片HS‑3282；步骤3，提供独热状态机，所述独热状态机用于所述ARINC429总线的数据接收和发送控制。

【技术特征摘要】

【专利技术属性】
技术研发人员：关维周，金辉，杨军，叶晓宇，范竹荣，
申请(专利权)人：陕西宝成航空仪表有限责任公司，
类型：发明
国别省市：陕西;61