多相位时钟生成方法技术

本文中描述了用于多相位信令的系统和方法。在一个实施例中，用于接收数据的方法包括从多个导体接收码元序列(510)，以及通过检测所接收到的码元序列中的转变来生成时钟信号(520)。该方法还包括延迟所接收到的码元序列(522)，并且使用该时钟序号来捕捉经延迟的码元序列中的一个或多个码元，其中该经延迟的码元序列中的前一码元是使用该时钟信号中的基于检测到的向所接收到的码元序列中的当前码元的转变所生成的时钟脉冲来捕捉的(530)。

【技术实现步骤摘要】
【国外来华专利技术】相关申请本申请要求于2014年7月21日提交的美国非临时申请号No.14/336,977以及于2013年7月22日提交的美国临时申请号No.61/857,212的优先权，其整个说明书通过引用被纳入于此。背景领域本公开一般涉及数据通信，并且尤其涉及多相位信令。背景经常使用差分接口来传送高频信号以提供针对关键信号的共模拒斥。在传送和接收大量数据的设备(诸如存储器设备等)中，接口可能是昂贵的并且可能会消耗显著的功率。概述以下给出对一个或多个实施例的简化概述以提供对此类实施例的基本理解。此概述不是所有构想到的实施例的详尽综览，并且既非旨在标识所有实施例的关键性或决定性要素亦非试图界定任何或所有实施例的范围。其唯一的目的是要以简化形式给出一个或更多个实施例的一些概念以作为稍后给出的更加具体的说明之序。根据一方面，本文中描述了一种用于接收数据的方法。该方法包括从多个导体接收码元序列，并且通过检测接收到的码元序列中的转变来生成时钟信号。该方法还包括延迟接收到的码元序列，以及使用该时钟信号来捕捉经延迟的码元序列中的一个或多个码元，其中该经延迟的码元序列中的前一码元是使用该时钟信号中的基于检测到的向所接收到的码元序列中的当前码元的转变所生成的时钟脉冲来捕捉的。第二方面涉及一种用于接收数据的设备。该设备包括用于从多个导体接收码元序列的装置、以及用于通过检测接收到的码元序列中的转变来生成时钟信号的装置。该设备还包括用于延迟接收到的码元序列的装置、以及用于使用该时钟信号来捕捉经延迟的码元序列中的一个或多个码元的装置，其中该经延迟的码元序列中的前一码元是使用该时钟信号中的基于检测到的向所接收到的码元序列中的当前码元的转变所生成的时钟脉冲来捕捉的。第三方面涉及一种接收系统。该接收系统包括配置成从多个导体接收码元序列的接收机电路、以及配置成通过检测所接收到的码元序列中的转变来生成时钟信号的时钟恢复电路。该接收系统还包括配置成延迟所接收到的码元序列的延迟电路、以及配置成使用该时钟信号来捕捉经延迟的码元序列中的一个或多个码元的触发器，其中该触发器使用该时钟信号中的基于检测到的向所接收到的码元序列中的当前码元的转变生成的时钟脉冲来捕捉经延迟的码元序列中的前一码元。为能达成前述及相关目的，这一个或多个实施例包括在下文中充分描述并在权利要求中特别指出的特征。以下说明和所附插图详细阐述了这一个或更多个实施例的某些解说性方面。但是，这些方面仅仅是指示了可采用各个实施例的原理的各种方式中的若干种，并且所描述的实施例旨在涵盖所有此类方面及其等效方案。附图简述图1A-1F示出了被驱动成六个不同状态的示例性3相位通信系统。图2示出了根据本公开一个实施例的接收机侧系统。图3示出了根据本公开一实施例的差分电压转变的示例。图4是根据本公开一实施例的解说捕捉码元的接收机输出位的时序图。图5示出了根据本公开另一实施例的接收机侧系统。图6是根据本公开另一个实施例的解说捕捉码元的接收机输出位的时序图。图7示出了根据本公开一实施例的时钟恢复电路的示例性实现。图8示出了根据本公开一实施例的时钟恢复电路中的延迟电路的示例性实现。图9示出了根据本公开一实施例的延迟电路的示例性实现。图10是根据本公开一实施例的解说用于接收数据的方法的流程图。详细描述以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构与组件以避免湮没此类概念。图1A-1F示出了被配置成驱动至六个不同状态的示例性3相位通信系统100。3相位通信系统100包括标示为A、B和C的三条导线。每条导线可包括电路板上的导电迹线、集成电路(IC)上的导电迹线、传输线、或者其他类型的导体。3相位通信系统100还包括三个驱动器110A-110C。每条导线A、B和C在一端被耦合到驱动器110A-110C中的相应一者，并且在另一端被耦合到相应的终接电阻器(记为Rterm)。每个终接电阻器在一端被耦合到相应导线，并且在另一端被耦合到共同节点(记为comm)。每个终接电阻器可以具有相等的电阻。在图1A-1F中所示的示例中，每个终接电阻器具有大约50Ω的电阻，而每条导线A、B和C具有50Ω的特性阻抗。在一个实施例中，每个驱动器110A-110C包括上拉n型场效应晶体管(NFET)115A-115C，上拉电阻器120A-120C、下拉电阻器125A-125C、以及下拉NFET130A-130C。对于每个驱动器110A-110C，相应的导线A、B和C被耦合在上拉电阻器120A-120C与下拉电阻器125A-125C之间。每个上拉电阻器120A-120C以及相应的上拉NFET115A-115C的串联组合可以具有大约等于相应终接电阻器的电阻(图1A-1F中所示的示例中为50Ω)的电阻。类似地，每个下拉电阻器125A-125C以及相应的下拉NFET130A-115C的串联组合可以具有大约等于相应终接电阻器的电阻(图1A-1F中所示的示例中为50Ω)。每个驱动器110A-110C可以配置成用正向流动电流(记为I)或负向流动电流(记为-I)驱动相应导线A、B和C，或者保持相应导线A、B和C不受驱动。为了用正电流I驱动相应导线A、B和C，上拉NFET115A-115C被导通，并且下拉NFET130A-130C被截止。这允许电流从电源通过上拉NFET115A-115C和上拉电阻器120A-120C流向相应导线A、B和C。为了用负电流-I驱动相应导线A、B和C，上拉NFET115A-115C被截止，并且下拉NFET130A-130C被导通。这允许电流从相应导线A、B和C通过下拉电阻器125A-125C和下拉NFET130A-130C流向接地。为了保持相应导线A、B和C不受驱动，上拉NFET115A-115C和下拉NFET130A-130C二者都被截止。结果，几乎没有电流流过相应导线A、B和C。通过向相应门117A-117C输入逻辑一(例如，电源电压)，上拉NFET115A-115C可以被导通，且通过向相应门117A-117C输入逻辑零(例如，接地)，上拉NFET115A-115C可以被截止，并且通过向相应门132本文档来自技高网...

【技术保护点】
一种用于接收数据的方法，包括：从多个导体接收码元序列；通过检测接收到的码元序列中的转变来生成时钟信号；延迟所述接收到的码元序列；以及使用所述时钟信号来捕捉经延迟的码元序列中的一个或多个码元，其中所述经延迟的码元序列中的前一码元是使用所述时钟信号中的基于检测到的向所述接收到的码元序列中的当前码元的转变所生成的时钟脉冲来捕捉的。

【技术特征摘要】
【国外来华专利技术】2013.07.22 US 61/857,212;2014.07.21 US 14/336,9771.一种用于接收数据的方法，包括：
从多个导体接收码元序列；
通过检测接收到的码元序列中的转变来生成时钟信号；
延迟所述接收到的码元序列；以及
使用所述时钟信号来捕捉经延迟的码元序列中的一个或多个码元，其中所
述经延迟的码元序列中的前一码元是使用所述时钟信号中的基于检测到的向
所述接收到的码元序列中的当前码元的转变所生成的时钟脉冲来捕捉的。
2.如权利要求1所述的方法，其特征在于，捕捉所述经延迟的码元序列包
括用触发器来捕捉所述经延迟的码元序列。
3.如权利要求2所述的方法，其特征在于，所述接收到的码元序列被延迟
达约等于或大于所述触发器的保持时间的时间延迟。
4.如权利要求3所述的方法，其特征在于，所述时间延迟小于所述触发器
的建立时间。
5.如权利要求2所述的方法，其特征在于，所述接收到的码元序列被延迟
达约等于或大于所述触发器的保持时间和检测到的转变与所述时钟信号的对
应边沿之间的时间延迟之和的时间延迟。
6.如权利要求1所述的方法，其特征在于，每个码元是通过驱动至少一对
所述导体并且保持至少一个所述导体不受驱动来被跨所述多个导体发送的。
7.如权利要求6所述的方法，其特征在于，所述至少一对导体被用相反极
性驱动。
8.如权利要求6所述的方法，其特征在于，接收所述码元序列包括将每个
码元转换成多个位，并且其中捕捉所述经延迟的码元序列包括使用基于在所述
接收到的码元序列中所检测到的从所述前一码元向所述当前码元的转变而生
成的所述时钟脉冲来捕捉所述经延迟的码元序列中的所述前一码元的所述多
个位。
9.如权利要求8所述的方法，其特征在于，将每个码元转换成多个位包括
跨不同导体对检测多个差分电压，并且基于检测到的差分电压来生成所述位。
10.一种用于接收数据的设备，包括：
用于从多个导体接收码元序列的装置；
用于通过检测接收到的码元序列中的转变来生成时钟信号的装置；
用于延迟所述接收到的码元序列的装置；以及
用于使用所述时钟信号来捕捉经延迟的码元序列中的一个或多个码元的
装置，其中所述经延迟的码元序列中的前一码元是使用所述时钟信号中的基于
所检测到的向所述接收到的码元序列中的当前码元的转变所生成的时钟脉冲
来捕捉的。
11.如权利要求10所述的设备，其特征在于，所述接收到的码元序列
被延迟达约等于或大于所述用于捕捉经延迟的码元序列的保持时间的时间延
迟。
12.如权利要求11所述的设备，其特征在于，所述时间延迟小于所述
用于捕捉所述经延迟的码元序列的装置的建立时间。
13.如权利要求10所述的设备，其特征在于，所述接收到的码元序列
被延迟达约等于或...

【专利技术属性】
技术研发人员：C·李，G·A·威利，R·D·韦斯特费尔特，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US