本发明专利技术公开了一个基于GD32F103ZET6的PGC数字解调电路，该电路包括GD32F103ZET6数字处理芯片、过零检测电路、外扩RAM电路、AD转换电路、DDS信号波形产生电路、载波差分运算放大电路和干涉信号运算放大电路。其中本发明专利技术中载波差分运算放大电路和干涉信号运算放大电路两端分别都使用了运算放大芯片，载波信号的一端还使用了差分放大芯片，使原始信号不失真的被放大。首先将A/D采集的两路信号变为采集一路信号，另一路信号经过过零检测电路输入到单片机中，再经过单片机模拟采集信号，本发明专利技术具有采样精度高、直流漂移小、抗干扰能力强、结构简单、工作稳定等优点。
【技术实现步骤摘要】
本专利技术涉及了光纤传感技术中数字信号解调技术，具体涉及了一种基于⑶32F103ZET6的PGC数字解调电路。
技术介绍
相位产生载波技术(PGC)是在光纤传感技术中一种非常流行的技术，具有解调结构简单，对硬件要求小的特点。中国专利技术专利申请201110302332.1基于相位生成载波解调的光纤水下长输管道泄漏检测装置，采用PGC模拟电路解调方法对光纤感测系统检测到的信号进行解调，此种解调方法存在一系列问题:(1)模拟电路模块芯片的温度漂移会引起输出信号的直流漂移，而且这个直流漂移很难从根本上消除；(2)PGC解调采用模拟电路方式实现，就不能充分发挥该技术易于阵列化的优势，同时系统性能受电阻电容特性参数的影响大，稳定性差，以及电路体积大，配置不方便；(3)PGC模拟解调电路中可能引入新的噪声，这些噪声与有用信号想混叠、放大，形成噪声累积且难以分离，不利于检测信号的提取；(4)PGC模拟解调电路中干扰噪声大，对检测信号影响大，从而导致检测系统定位精度不高。而随着数字信号处理理论和数字处理芯片的迅速发展，数字信号处理的应用范围也在不断扩大。利用数字信号处理技术可以将复杂的解调过程集成到几片数字处理芯片上处理，从而大大简化了系统的调试工作。因此相对于PGC模拟电路解调，PGC数字解调具有不少优点:(1)数字解调的各部分工作完全由软件完成，因此可以消除模拟解调因素引起的直流漂移问题；(2)PGC数字解调有设计相对容易、调试简单、易阵列化处理等优点；(3)PGC数字化解调的数字采集系统采用微处理器，对原来的PGC模拟解调电路改为算法程序实现，使得系统具有较强的灵活性，同时减少了模拟解调电路里的复杂因素引起的干扰噪声，有利于检测信号的提取；(4)PGC数字解调系统能达到较高的检测精度。
技术实现思路
本专利技术的目的就是针对现有技术的不足，提供一种基于⑶32F103ZET6的PGC数字解调电路。一个基于⑶32F103ZET6的PGC数字解调电路包括中央处理电路、外扩RAM电路、过零检测电路、AD转换电路、DDS信号波形产生电路、载波差分运算放大电路和干涉信号运算放大电路。其中本专利技术中载波差分运算放大电路和干涉信号运算放大电路两端分别都使用了运算放大芯片，载波信号的一端还使用了差分放大芯片，使原始信号不失真的被放大；干涉信号运算放大电路包括第一运算放大芯片U14、接插件J2、第一铝电解电容C54、第一陶瓷电容C53、第二陶瓷电容C57、第一电阻R32、第二电阻R33、第三电阻R34 ;所述的第一运算放大芯片U14的型号为0P37 ;第一运算放大芯片U14的3脚与第一电阻R32 —端、第一招电解电容C54的阴极连接，第一电阻R32另一端接模拟地，第一铝电解电容C54的阳极与接插件J2的1脚连接；第一运算放大芯片U14的2脚与第二电阻R33 —端、第三电阻R34的一端连接，第二电阻R33另一端接模拟地，第三电阻R34的另一端与第一运算放大芯片U14的6脚连接，第一运算放大芯片U14的7脚与第一陶瓷电容C53 —端连接并接+15V电压，第一陶瓷电容C53另一端接模拟地，第一运算放大芯片U14的4脚与第二陶瓷电容C57 —端连接并接-15V电压，第二陶瓷电容C57另一端接模拟地；接插件J2的2脚接模拟地。所述的差分运算放大电路包括差分放大芯片U3、第三陶瓷电容C3、第四陶瓷电容C9、第五陶瓷电容C5、第六陶瓷电容C1、第七陶瓷电容C10、第四电阻R3、第五电阻R7、第六电阻R8、接插件J1和第二运算放大芯片U2 ;差分放大芯片U3的型号为INA133U ;运算放大芯片U2的型号为0P37 ；差分放大芯片U3的4脚与第三陶瓷电容C3的一端连接并接-15V电压，第三陶瓷电容C3另一端接模拟地，3脚与DDS芯片U4的20脚连接，2脚与DDS芯片U4的19脚连接，1脚与接数字地，差分放大芯片U3的5脚与差分放大芯片U3的6脚、第五陶瓷电容C5 —端连接，第五陶瓷电容C5另一端与第四电阻R3 —端、第二运算放大芯片U2的3脚，第四电阻R3另一端接模拟地，差分放大芯片U3的7脚与第四陶瓷电容C9 一端连接并接+15V电压，第四陶瓷电容C9另一端接模拟地，差分放大芯片U3的8脚架空，第二运算放大芯片U2的2脚与第五电阻R7 —端、第六电阻R8 —端连接，第五电阻R7另一端接模拟地，第六电阻R8另一端与第二运算放大芯片U2的6脚连接、接插件J1连接，第二运算放大芯片U2的7脚与第六陶瓷电容C1 一端连接并接+15V电压，第六陶瓷电容C1另一端接模拟地；第二运算放大芯片U2的4脚与第七陶瓷电容C10—端连接并接-15V电压，第七陶瓷电容C10另一端接t吴拟地；所述的DDS信号波形产生电路包括DAC转换芯片Ul、DDS芯片U4、有源晶振芯片U5、第八陶瓷电容C11、第九陶瓷电容C14、第十陶瓷电容C15、第^^一陶瓷电容C16、第十二陶瓷电容C8、第十三陶瓷电容C13、第十四陶瓷电容C6、第十五陶瓷电容C2、第十六陶瓷电容C12、第十七陶瓷电容C7、第十八陶瓷电容C4、第七电阻R9、第八电阻R1、第九电阻R6、第十电阻R5、第^^一电阻R4、第十二电阻R2 ;所述的DDS芯片U4的型号为AD9834 ;DAC转换芯片U1的型号为AD5620 ；DDS芯片U4的1脚与第八电阻R1 —端、第十五陶瓷电容C2—端连接，第八电阻R1另一端与第十五陶瓷电容C2另一端、DAC装换芯片U1的3脚、DAC装换芯片U1的4脚连接，DAC装换芯片U1的5、6、7脚依次与GD32F103ZET6芯片U8的4、41、43脚连接，DAC装换芯片U1的1脚接3.3V的电压，DAC装换芯片U1的8脚接数字地，DAC装换芯片U1的2脚架空；DDS芯片U4的2脚与第十四陶瓷电容C6—端连接，第十四陶瓷电容C6另一端然后接模拟地；DDS芯片U4的3脚与第十二陶瓷电容C8 —端连接，第十二陶瓷电容C8另一端接3.3V电压；DDS芯片U4的4脚与第八陶瓷电容C11 一端连接并接3.3V电压，第八陶瓷电容C11另一端接模拟地；DDS芯片U4的5脚与第十三陶瓷电容C13 —端连接并接3.3V电压，第十三陶瓷电容C13另一端接模拟地；DDS芯片U4的6脚与第九陶瓷电容C14一端、第十陶瓷电容C15 —端连接，第九陶瓷电容C14另一端、第十陶瓷电容C15另一端接模拟地；DDS芯片U4的7脚接数字地；DDS芯片U4的8脚与第七电阻R9 —端连接，第七电阻R9另一端与有源晶振芯片U5的OUT脚连接，有源晶振芯片U5的VCC脚与第十六陶瓷电容C16 —端连接并接3.3V的电压，第十六陶瓷电容C16另一端接数字地，有源晶振芯片U5的GND脚接数字地，有源晶振芯片U5的NC脚架空；DDS芯片U4的9、10、11、13、14、15脚依次与⑶32F103ZET6芯片U8的2、3、1、43、41、40脚连接；DDS芯片U4的12脚接地；DDS芯片U4的16脚与第九电阻R6 —端连接，第九电阻R6另一端接数字地；DDS芯片U4的17脚与第十六陶瓷电容C12 —端、第十电阻R5 —端连接，第十六陶瓷电容C12另一端接数字地，第十电阻R5另一端与DDS芯片U4的19脚、第^^一电阻R4 —端、第十本文档来自技高网...
【技术保护点】
基于GD32F103ZET6的PGC数字解调电路，包括中央处理电路、外扩RAM电路、过零检测电路、AD转换电路、DDS信号波形产生电路、载波差分运算放大电路和干涉信号运算放大电路；其特征在于：干涉信号运算放大电路包括第一运算放大芯片U14、接插件J2、第一铝电解电容C54、第一陶瓷电容C53、第二陶瓷电容C57、第一电阻R32、第二电阻R33、第三电阻R34；所述的第一运算放大芯片U14的型号为OP37；第一运算放大芯片U14的3脚与第一电阻R32一端、第一铝电解电容C54的阴极连接，第一电阻R32另一端接模拟地，第一铝电解电容C54的阳极与接插件J2的1脚连接；第一运算放大芯片U14的2脚与第二电阻R33一端、第三电阻R34的一端连接，第二电阻R33另一端接模拟地，第三电阻R34的另一端与第一运算放大芯片U14的6脚连接，第一运算放大芯片U14的7脚与第一陶瓷电容C53一端连接并接+15V电压，第一陶瓷电容C53另一端接模拟地，第一运算放大芯片U14的4脚与第二陶瓷电容C57一端连接并接‑15V电压，第二陶瓷电容C57另一端接模拟地；接插件J2的2脚接模拟地；所述的差分运算放大电路包括差分放大芯片U3、第三陶瓷电容C3、第四陶瓷电容C9、第五陶瓷电容C5、第六陶瓷电容C1、第七陶瓷电容C10、第四电阻R3、第五电阻R7、第六电阻R8、接插件J1和第二运算放大芯片U2；差分放大芯片U3的型号为INA133U；运算放大芯片U2的型号为OP37；差分放大芯片U3的4脚与第三陶瓷电容C3的一端连接并接‑15V电压，第三陶瓷电容C3另一端接模拟地，3脚与DDS芯片U4的20脚连接，2脚与DDS芯片U4的19脚连接，1脚与接数字地，差分放大芯片U3的5脚与差分放大芯片U3的6脚、第五陶瓷电容C5一端连接，第五陶瓷电容C5另一端与第四电阻R3一端、第二运算放大芯片U2的3脚，第四电阻R3另一端接模拟地，差分放大芯片U3的7脚与第四陶瓷电容C9一端连接并接+15V电压，第四陶瓷电容C9另一端接模拟地，差分放大芯片U3的8脚架空，第二运算放大芯片U2的2脚与第五电阻R7一端、第六电阻R8一端连接，第五电阻R7另一端接模拟地，第六电阻R8另一端与第二运算放大芯片U2的6脚连接、接插件J1连接，第二运算放大芯片U2的7脚与第六陶瓷电容C1一端连接并接+15V电压，第六陶瓷电容C1另一端接模拟地；第二运算放大芯片U2的4脚与第七陶瓷电容C10一端连接并接‑15V电压，第七陶瓷电容C10另一端接模拟地；所述的DDS信号波形产生电路包括DAC转换芯片U1、DDS芯片U4、有源晶振芯片U5、第八陶瓷电容C11、第九陶瓷电容C14、第十陶瓷电容C15、第十一陶瓷电容C16、第十二陶瓷电容C8、第十三陶瓷电容C13、第十四陶瓷电容C6、第十五陶瓷电容C2、第十六陶瓷电容C12、第十七陶瓷电容C7、第十八陶瓷电容C4、第七电阻R9、第八电阻R1、第九电阻R6、第十电阻R5、第十一电阻R4、第十二电阻R2；所述的DDS芯片U4的型号为AD9834；DAC转换芯片U1的型号为AD5620；DDS芯片U4的1脚与第八电阻R1一端、第十五陶瓷电容C2一端连接，第八电阻R1另一端与第十五陶瓷电容C2另一端、DAC装换芯片U1的3脚、DAC装换芯片U1的4脚连接，DAC装换芯片U1的5、6、7脚依次与GD32F103ZET6芯片U8的4、41、43脚连接，DAC装换芯片U1的1脚接3.3V的电压，DAC装换芯片U1的8脚接数字地，DAC装换芯片U1的2脚架空；DDS芯片U4的2脚与第十四陶瓷电容C6一端连接，第十四陶瓷电容C6另一端然后接模拟地；DDS芯片U4的3脚与第十二陶瓷电容C8一端连接，第十二陶瓷电容C8另一端接3.3V电压；DDS芯片U4的4脚与第八陶瓷电容C11一端连接并接3.3V电压，第八陶瓷电容C11另一端接模拟地；DDS芯片U4的5脚与第十三陶瓷电容C13一端连接并接3.3V电压，第十三陶瓷电容C13另一端接模拟地；DDS芯片U4的6脚与第九陶瓷电容C14一端、第十陶瓷电容C15一端连接，第九陶瓷电容C14另一端、第十陶瓷电容C15另一端接模拟地；DDS芯片U4的7脚接数字地；DDS芯片U4的8脚与第七电阻R9一端连接，第七电阻R9另一端与有源晶振芯片U5的OUT脚连接，有源晶振芯片U5的VCC脚与第十六陶瓷电容C16一端连接并接3.3V的电压，第十六陶瓷电容C16另一端接数字地，有源晶振芯片U5的GND脚接数字地，有源晶振芯片U5的NC脚架空；DDS芯片U4的9、10、11、13、14、15脚依次与GD32F103ZET6芯片U8的2、3、1、43、41、40脚连接；DDS芯片U4的12脚接地；DDS芯片U4的16脚与第九电阻R6一端连接，第九电阻R6...
【技术特征摘要】
【专利技术属性】
技术研发人员：王强，朱俊，谷小红，范昕炜，吴琳琳，
申请(专利权)人：中国计量学院，
类型：发明
国别省市：浙江;33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。