一种移位寄存器、栅极集成驱动电路及显示装置制造方法及图纸

本实用新型专利技术公开了一种移位寄存器、栅极集成驱动电路及显示装置，增加了在扫描时间段作为低电平信号端使用，在非扫描时间段作为高电平信号端使用的补偿信号端；补偿信号端分别与第一下拉单元的第一输出端和下拉控制单元的第二输出端相连，第一下拉单元的第一控制端与第二时钟信号端相连，下拉控制单元的第三控制端与第一时钟信号端相连。因此，第一下拉单元的第一控制端和第一输出端之间的阈值电压在扫描时间段产生的正向漂移与在非扫描时间段产生的负向漂移相互抵消，同样，下拉控制单元的第三控制端和第二输出端之间的阈值电压在扫描时间段产生的正向漂移与在非扫描时间段产生的负向漂移相互抵消，避免阈值电压漂移导致移位寄存器易失效的问题。

【技术实现步骤摘要】

本技术涉及显示
，尤其涉及一种移位寄存器、栅极集成驱动电路及显示装置。
技术介绍
近年来，液晶显示器(Liquid Crystal Display，LCD)具有外形轻薄和低耗电等优点，因此被广泛应用于各种电子产品中，而栅极集成驱动电路(Gate-driver on Array,GOA)技术是液晶显示领域发展迅速的一个技术分支，基本概念是将移位寄存器集成在像素阵列基板上，通过对移位寄存器上薄膜晶体管(Thin Film Transistor, TFT)的控制来实现对液晶面板的扫描驱动，而且GOA可以与像素阵列基板在同一制程工艺下完成，节省了制作成本，与传统的覆晶薄膜(Chip on Film, C0F)和芯片绑定于玻璃基板上(Chip onGlass, COG)工艺相比，GOA技术不仅降低功耗，而且提高了液晶面板的集成度，从而减小密封面积，满足当下窄边框的设计需求。虽然G0A技术存在上述优点，但是仍然存在一些问题，问题在于移位寄存器对TFT特性的依赖性很高，尤其是TFT的阈值电压对移位寄存器稳定性的影响尤其巨大，这是由于TFT的阈值电压的不稳定性造成的，如图1所示，标号为A的曲线为TFT在刚开始工作时的Ids-Vgs曲线，标号为B的曲线为TFT长期加载正向偏压后发生漂移的Ids-Vgs曲线，由于TFT在长时间的工作状态下，TFT阈值电压会随着正应力的影响产生正向漂移，致使TFT的Ids-Vgs曲线向右移动，在同样的电压下，导通电流变小，一定程度后就不能实现设计的功能，进而影响整个移位寄存器的正常输出，从而导致移位寄存器误操作或者失效。【技术内容】本技术实施例提供了一种移位寄存器、栅极集成驱动电路及显示装置，用以解决现有的移位寄存器在长时间工作时容易失效的问题。因此，本技术实施例提供的一种移位寄存器，包括:输出控制单元，第一下拉单元，第二下拉单元，以及下拉控制单元；其中，所述输出控制单元的控制端通过第一节点与信号输入端相连，输入端与第一时钟信号端相连，输出端与信号输出端相连；所述输出控制单元用于在所述信号输入端输入高电平时拉高所述第一节点的电位，在所述第一时钟信号端输入高电平且所述第一节点为高电位时，控制所述信号输出端输出高电平的信号；所述第一下拉单元的第一控制端与第二时钟信号端相连，输入端与所述信号输出端相连，第一输出端与补偿信号端相连；所述第一下拉单元用于在所述第二时钟信号端输入高电平时，控制所述信号输出端与所述补偿信号端导通；所述第二下拉单元的控制端与第二节点相连，输入端与所述第一节点相连，输出端与所述补偿信号端相连；所述第二下拉单元用于在所述第二节点为高电位时，控制所述第一节点与所述补偿信号端导通；所述下拉控制单元的第一控制端与所述输入信号端相连，第二控制端与所述第一节点相连，第三控制端与所述第一时钟信号端相连，输入端与所述第二节点相连，第一输出端与低电平信号端相连，第二输出端与所述补偿信号端相连；所述下拉控制单元用于在所述第一时钟信号端输入高电平时，拉低所述第二节点的电位，且在所述信号输入端或所述第一节点为高电位时，拉低所述第二节点的电位；所述第二节点与所述第二时钟信号端相连；所述第一时钟信号端和第二时钟信号端在扫描时间段输入的信号相位相反，在非扫描时间段同时输入低电平的信号；所述补偿信号端在扫描时间段输入低电平的信号，在非扫描时间段输入高电平的信号。在一种可能的实施方式中，本技术实施例提供的上述移位寄存器，还包括:第三下拉单元；所述第三下拉单元的控制端与所述补偿信号端相连，输入端与所述低电平信号端相连，输出端与所述第二节点相连；所述第三下拉单元用于在所述补偿信号端输入高电平时，拉低所述第二节点的电位。在一种可能的实施方式中，本技术实施例提供的上述移位寄存器中，所述第三下拉单元具体包括:第一薄膜晶体管；其中，所述第一薄膜晶体管的栅极与所述补偿信号端相连，源极与所述低电平信号端相连，漏极与所述第二节点相连。在一种可能的实施方式中，本技术实施例提供的上述移位寄存器中，所述第一下拉单元具体包括:第二薄膜晶体管；其中，所述第二薄膜晶体管的栅极与所述第二时钟信号端相连，源极与所述信号输出端相连，漏极与所述补偿信号端相连。在一种可能的实施方式中，本技术实施例提供的上述移位寄存器中，所述第一下拉单元还包括:与所述第二节点相连的第二控制端，与所述信号输出端相连的第二输入端，与所述补偿信号端相连的第二输出端；所述第一下拉单元还用于在所述第二节点为高电位时，控制所述信号输出端与所述补偿信号端导通。在一种可能的实施方式中，本技术实施例提供的上述移位寄存器中，所述第一下拉单元具体还包括:第三薄膜晶体管；其中，所述第三薄膜晶体管的栅极与所述第二节点相连，源极与所述信号输出端相连，漏极与所述补偿信号端相连。在一种可能的实施方式中，本技术实施例提供的上述移位寄存器中，所述第二下拉单元具体包括:第四薄膜晶体管；其中，所述第四薄膜晶体管的栅极与所述第二节点相连，源极与所述第一节点相连，漏极与所述补偿信号端相连。在一种可能的实施方式中，本技术实施例提供的上述移位寄存器中，所述下拉控制单元具体包括:第五薄膜晶体管，第六薄膜晶体管，以及第七薄膜晶体管；其中，所述第五薄膜晶体管的栅极与所述输入信号端相连，源极与所述第二节点相连，漏极与所述低电平信号端相连；所述第六薄膜晶体管的栅极与所述第一节点相连，源极与所述第二节点相连，漏极与所述低电平信号端相连；所述第七薄膜晶体管的栅极与所述第一时钟信号端相连，源极与所述第二节点相连，漏极与所述补偿信号端相连。在一种可能的实施方式中，本技术实施例提供的上述移位寄存器中，具体还包括:连接在所述第二时钟信号端和所述第二节点之间的第八薄膜晶体管；其中，所述第八薄膜晶体管的栅极和源极均与所述第二时钟信号端相连，漏极与所述第二节点相连。在一种可能的实施方式中，本技术实施例提供的上述移位寄存器中，所述移位寄存器还包括:复位单元；所述复位单元的控制端与复位信号端相连，第一输入端与所述信号输出端相连，第二输入端与所述第一节点相连，输出端与所述低电平信号端相连；所述复位单元，用于在所述复位信号端输入高电平时，控制所述信号输出端和所述第一节点分别与所述低电平信号端导通。在一种可能的实施方式中，本技术实施例提供的上述移位寄存器中，所述复位单元，具体包括:第九薄膜晶体管和第十薄膜晶体管；其中，所述第九薄膜晶体管的栅极和第十薄膜晶体管的栅极分别与所述复位信号端相连；所述第九薄膜晶体管的漏极和第十薄膜晶体管的漏极分别与所述低电平信号端相连；所述第九薄膜晶体管的源极与所述信号输出端相连；所述第十薄膜晶体管的源极与所述第一节点相连。在一种可能的实施方式中，本技术实施例提供的上述移位寄存器中，所述移位寄存器还包括:截止重置单元；所述截止重置单元的控制端与重置信号端相连，输入端与所述第一节点相连，输出端与所述低电平信号端相连；所述截止重置单元用于在所述重置信号端输入高电平时，控制所述第一节点与所述低电平信号端导通。在一种可能的实施方式中，本技术实施例提供的上述移位寄存器中，所述截止重置单元，具体包括:第十一薄膜晶体管；其中，所述第十一薄膜本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：输出控制单元，第一下拉单元，第二下拉单元，以及下拉控制单元；其中，所述输出控制单元的控制端通过第一节点与信号输入端相连，输入端与第一时钟信号端相连，输出端与信号输出端相连；所述输出控制单元用于在所述信号输入端输入高电平时拉高所述第一节点的电位，在所述第一时钟信号端输入高电平且所述第一节点为高电位时，控制所述信号输出端输出高电平的信号；所述第一下拉单元的第一控制端与第二时钟信号端相连，输入端与所述信号输出端相连，第一输出端与补偿信号端相连；所述第一下拉单元用于在所述第二时钟信号端输入高电平时，控制所述信号输出端与所述补偿信号端导通；所述第二下拉单元的控制端与第二节点相连，输入端与所述第一节点相连，输出端与所述补偿信号端相连；所述第二下拉单元用于在所述第二节点为高电位时，控制所述第一节点与所述补偿信号端导通；所述下拉控制单元的第一控制端与所述输入信号端相连，第二控制端与所述第一节点相连，第三控制端与所述第一时钟信号端相连，输入端与所述第二节点相连，第一输出端与低电平信号端相连，第二输出端与所述补偿信号端相连；所述下拉控制单元用于在所述第一时钟信号端输入高电平时，拉低所述第二节点的电位，且在所述信号输入端或所述第一节点为高电位时，拉低所述第二节点的电位；所述第二节点与所述第二时钟信号端相连；所述第一时钟信号端和第二时钟信号端在扫描时间段输入的信号相位相反，在非扫描时间段同时输入低电平的信号；所述补偿信号端在扫描时间段输入低电平的信号，在非扫描时间段输入高电平的信号。...

【技术特征摘要】

【专利技术属性】
技术研发人员：韩明夫，韩承佑，商广良，金志河，姚星，郑皓亮，董学，田正牧，林允植，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京;11